上下拉電阻定義
1、上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理
2、上拉是對器件注入電流，下拉是輸出電流
3、弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
4、對於非集電極（或漏極）開路輸出型電路（如普通閘電路）提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道
二、拉電阻作用：
1、一般作單鍵觸發使用時，如果ic本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在ic外部另接一電阻。
2、數位電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
3、一般說的是i/o埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，i/o埠的輸出類似與乙個三極體的c，當c接通過乙個電阻和電源連線在一起的時候，該電阻成為上c拉電阻，也就是說，如果該埠正常時為高電平，c通過乙個電阻和地連線在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，其作用主要是確保某埠常態時有確定電平：用法示例：當乙個接有上拉電阻的埠設為輸入狀態時，他的常態就為高電平，用於檢測低電平的輸入。
4、上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流。
5、接電阻就是為了防止輸入端懸空。
6、減弱外部電流對晶元產生的干擾。
7、保護cmos內的保護二極體，一般電流不大於10ma。
8、通過上拉或下拉來增加或減小驅動電流。
9、改變電平的電位，常用在ttl-cmos匹配。
10、在引腳懸空時有確定的狀態。
11、增加高電平輸出時的驅動能力。
12、為oc門提供電流。
三、上拉電阻應用原則：
1、當ttl電路驅動coms電路時，若ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v），這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平值。注：此時上拉電阻連線的電壓值應不低於cmos電路的最低高電壓，同時又要考慮ttl電路方電流（如某埠最大輸入或輸出電流）的影響。
2、oc閘電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，
提供洩荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
8、在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
四、上拉電阻阻值選擇原則:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1、驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2、下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3、高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4、頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成rc延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
在積體電路中，
吸電流、拉電流輸出和灌電流輸出是乙個很重要的概念。
拉電流：拉即洩，主動輸出電流，是從輸出口輸出電流。
灌電流：灌即充，被動輸入電流，是從輸出埠流入
吸電流：吸則是主動吸入電流，是從輸入埠流入
吸電流和灌電流就是從晶元外電路通過引腳流入晶元內的電流，區別在於吸收電流是主動，從晶元輸入端流入的叫吸收電流。灌入電流是被動的，從輸出端流入叫灌入電流。
拉電流是數位電路輸出高電平給負載提供的輸出電流，灌電流時輸出低電平是外部給數位電路的輸入電流，它們實際就是輸入、輸出電流能力。
吸收電流是對輸入端（輸入端吸入）而言的；而拉電流（輸出端流出）和灌電流（輸出端被灌入）是相對輸出端而言的。
上 下拉電阻的作用
上 下拉電阻的作用 在網上看到一些對電阻的上拉和下拉不太明白的，輸入端的上拉及下拉非常簡單但也非常重要。上拉 通過乙個電阻對電源相連。下拉 通過乙個電阻到地。上下拉一般有兩個用處 提高輸出訊號的驅動能力 確定輸入訊號的電平 防止干擾 用過8051的都知道cpu的i o上通常接有排阻 上拉到5v 這裡...
上下拉電阻的作用
這是在論壇上收集到的一些總結 一 oc od門，這種門結構如果不做上拉的話，是不能實現電平的高底跳變的，不能實現跳變，便不能表徵資料 二 驅動能力，我們看很多的cpu或者mcu的uart埠上都會上拉電阻 有的為單端上拉，有的雙端都上拉 目的就是為了提高驅動能力，保證距離的長度不會影響資料的幅度能在接...
430 IO上下拉電阻
上下拉是否開啟是否 ren暫存器決定的，而上拉還是下拉是由 out暫存器決定的，在作為輸出時，隨著 out的高低，自動選擇上下拉，作為輸入的時候，我們也可以人為的付 out暫存器來得到上下拉。pxren 暫存器控制拉電阻是否啟用，而 pxout 決定了拉電阻是上拉還是下拉，具體的工作原理是這樣的 p...