上、下拉電阻的作用
在網上看到一些對電阻的上拉和下拉不太明白的，輸入端的上拉及下拉非常簡單但也非常重要。
上拉：通過乙個電阻對電源相連。下拉：通過乙個電阻到地。
上下拉一般有兩個用處：提高輸出訊號的驅動能力、確定輸入訊號的電平（防止干擾）。
用過8051的都知道cpu的i/o上通常接有排阻（上拉到5v），這裡主要是為了提高輸出驅動能力的。因為8051的cpu不是標準的i/o口，輸出為低電平時可以吸收均20ma的電流，但輸出為高的時候是通過內部乙個很大的電阻上拉的，輸出高電平時驅動能力很差，所以就通過外部上拉來提高電平輸出驅動能力。
一般乙個三極體的基極都有兩個電阻，乙個限流乙個上拉或下拉，此處的上下拉主要為了確定輸入訊號的電平。其實目標是為了防止干擾，因為器件的輸入介面一般內阻都很大，很容易受干擾。接乙個上下拉電阻其實也就是降低了輸入阻抗，提高了抗干擾能力。
一般元器件不用的輸入口通要求接上拉或下拉電阻。注意，不用的輸出介面就不要接東西了。
拉電流和灌電流就是從晶元外電路通過引腳流入晶元內的電流,區別在於吸收電流是主動的，從晶元輸入端流入的叫拉電流,灌入電流是被動的,從輸出端流入的叫灌入電流。
上拉和下拉的區別是乙個為拉電流，乙個為灌電流
一般來說灌電流比拉電流要大
也就是灌電流驅動能力強一些
當邏輯門輸出端是低電平時，灌入邏輯門的電流稱為灌電流，灌電流越大，輸出端的低電平就越高。由三極體輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。邏輯門的低電平是有一定限制的，它有乙個最大值uolmax。在邏輯門工作時，不允許超過這個數值，ttl邏輯門的規範規定uolmax ≤0.4～0.5v。
當邏輯門輸出端是高電平時，邏輯門輸出端的電流是從邏輯門中流出，這個電流稱為拉電流。拉電流越大，輸出端的高電平就越低。這是因為輸出級三極體是有內阻的，內阻上的電壓降會使輸出電壓下降。拉電流越大，高電平越低。邏輯門的高電平是有一定限制的，它有乙個最小值uohmin。在邏輯門工作時，不允許超過這個數值，ttl邏輯門的規範規定uohmin ≥2.4v。
由於高電平輸入電流很小，在微安級，一般可以不必考慮，低電平電流較大，在毫安級。
所以，往往低電平的灌電流不超標就不會有問題，用扇出係數來說明邏輯門來同類門的能力。扇出係數no是低電平最大輸出電流和低電平最大輸入電流的比值.對於標準ttl門，no≥10；對於低功耗肖特基系列的ttl 門，no≥20
上下拉電阻的作用
這是在論壇上收集到的一些總結 一 oc od門，這種門結構如果不做上拉的話，是不能實現電平的高底跳變的，不能實現跳變，便不能表徵資料 二 驅動能力，我們看很多的cpu或者mcu的uart埠上都會上拉電阻 有的為單端上拉，有的雙端都上拉 目的就是為了提高驅動能力，保證距離的長度不會影響資料的幅度能在接...
上下拉電阻
上下拉電阻定義 1 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理 2 上拉是對器件注入電流，下拉是輸出電流 3 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 4 對於非集電極 或漏極 開路輸出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為...
上拉電阻和下拉電阻的作用
一 上拉電阻 1 當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平 一般為3.5v 這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。2 oc閘電路必須加上拉電阻，才能使用。3 為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。4 在com...