壓擺率大了,瞬態特性好
壓擺率大，運放效能當然好些。但是功耗也會變大。就看你們是不是特別關心功耗了
在我理解，上拉電阻和下拉電阻有兩個作用
一是為某個訊號埠提供乙個預設電平。
二是提供電流迴路，如：上拉電阻提供電流輸入，即微控制器某埠只能提供1ma電流，但後續電路需要10ma的電流，那麼就在這裡接乙個上拉電阻電路來提供多餘電流。 同理下拉電阻是分流作用。
所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過乙個電阻將訊號接電源，一般用於時鐘信
號資料訊號等。下拉，就是通過乙個電阻將訊號接地，一般用於保護訊號。
這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。
假如沒有上拉，時鐘和資料訊號容易出錯，畢竟，cpu的功率有限，帶很多bus線的時候，提供高電平
訊號有些吃力。而一旦這些訊號被負載或者干擾拉下到某個電壓下，cpu無**確地接收資訊和發出指令，只能不斷地復位重啟。
假如沒有下拉，保護電路極易受到外界干擾，使cpu誤以為被保護物件出問題而採取保護動作，導致誤保護。
上拉下拉，要根據電路要求來設定。
為什麼要使用上/下拉電阻
乙個沒有端接的輸入口可能振盪或在乙個中間電平上浮動，導致所有場效電晶體裝置都將在乙個微導通的狀態，導致了管子的損耗，增加了雜訊，並要消耗額外的電源電流。
1.使用上拉或下拉電阻，將每個未使用的引腳拉到vss或vdd，這是推薦的使用方法
2.**在一起，並用單個電阻上拉/下拉到vdd或地，節省元件數量和成本，但是這減少了減少的靈活性。
fpga未使用引腳的配置
在使用fpga過程中，未使用引腳的配置是很重要的。一般未用管腳設定成三態輸入或弱上拉輸入。
以altera fpga為例，一般是將沒使用的管腳設定為三態輸入比較安全。利用quartus ii 將未使用管腳設定為三態輸入
選擇assignments→settings→devices and pin options，開啟乙個選項卡，選項卡中選擇unused pins就可以對未定義的管腳配置了as input tri-stated.
為什麼優先選擇上拉電阻
上拉電阻是單片器系統穩定性能提公升的主要助力，在管腳接上拉電阻後，不僅能夠提供乙個高電平干擾的洩流通道，還可以避免電池供電裝置的電流消耗。由於上拉、下拉電阻的工作性質非常接近，因此國內很多任務程師都選擇了上拉、下拉電阻任選其一連線的方案。專家認為，在管腳接上拉電阻是不可缺少的，在上拉、下拉的選擇方面，上拉電阻更勝一籌。
眾所周知，上拉電阻就是將不確定的訊號通過乙個電阻鉗位在高電平，輸入電流，電阻同時起到限流的作用。阻值的強弱只是上拉電阻的組織不同，實際上並沒有什麼嚴格區分。對於非集電極開路輸出型電路或漏極開路輸出型電路來說，上拉在這種型別的電路中對提公升電流和電壓的能力是有限的，它的主要功能還是為集電極開路輸出型電路輸出電流通道。
專家認為，在管腳接上拉、下拉的設計方面有兩個原因直接決定了上拉電阻的接入：
一是在正常工作或單一故障狀態下，管腳都是不應該出現不定狀態的，如接頭脫落後導致的管腳懸空情況。
二是從機體的功耗角度出發，長時間處於管腳等待狀態下，管腳埠的電阻上不能消耗太多電流，這一點對電池供電裝置的使用壽命和安全性來說尤為重要。從抗擾的角度來說，訊號埠也應當優先選擇上拉電阻。接入上拉電阻時，在待機狀態下源端輸入常為高阻態。此時如果沒有上拉電阻的接入，那麼輸入導線將會呈現天線效應，一旦管腳受到了輻射干擾，管腳輸入狀態就非常容易被感應發生變化。
除此之外，管腳接入上拉電阻後，最重要的一點就是能夠提供乙個洩流通道，防止高電平干擾。如果此時出現了強輻射干擾，強度甚至超過了vcc的電平，那麼導線上的高電平干擾會通過上拉電阻提供的洩流通道瀉放到vcc上去。因此，無論是怎樣的輻射干擾，都不會產生誤觸發的情況，對系統的安全效能提供了極大的保障。
結語上拉電阻和下拉電阻儘管有很多方面相似，但如何選取電阻還需要工程師因地制宜進行判斷。尤其是在管腳接入或p0口接入等方面，相比較下拉來說，上拉電阻的作用要更加突出一些。
上拉電阻的作用
2016-01-25
上下拉電阻：
1、當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v）， 這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc閘電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供洩荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
電阻的具體取值怎麼計算的？
1． 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
上下拉電阻
上下拉電阻定義 1 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理 2 上拉是對器件注入電流，下拉是輸出電流 3 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 4 對於非集電極 或漏極 開路輸出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為...
上 下拉電阻的作用
上 下拉電阻的作用 在網上看到一些對電阻的上拉和下拉不太明白的，輸入端的上拉及下拉非常簡單但也非常重要。上拉 通過乙個電阻對電源相連。下拉 通過乙個電阻到地。上下拉一般有兩個用處 提高輸出訊號的驅動能力 確定輸入訊號的電平 防止干擾 用過8051的都知道cpu的i o上通常接有排阻 上拉到5v 這裡...
上下拉電阻的作用
這是在論壇上收集到的一些總結 一 oc od門，這種門結構如果不做上拉的話，是不能實現電平的高底跳變的，不能實現跳變，便不能表徵資料 二 驅動能力，我們看很多的cpu或者mcu的uart埠上都會上拉電阻 有的為單端上拉，有的雙端都上拉 目的就是為了提高驅動能力，保證距離的長度不會影響資料的幅度能在接...