除了輸入輸出埠，fpga中還有另一種埠叫做inout埠。如果需要進行全雙工通訊，是需要兩條通道的，也就是說需要使用兩個fpga管腳和外部器件連線。但是，有時候半雙工通訊就能滿足我們的要求，理論上來說只需要一條通道就足夠了，而fpga上實現這一功能的管腳就是inout埠。管腳相連時，input對應output，因此inout只能和inout連線（否則就不是inout了）。本文將概述fpga的inout埠。三態門，故名思議就是這個期間具有三種狀態。對於數位電路來說，三種狀態是高電平、低電平和高阻態。xilinx的《xst user guide》上給出了三態門的verilog hdl（以及vhdl）的描述，具體如下：
三態門意味著，輸出埠除了輸出高、低電平之外還可以有第三種狀態，這是inout埠實現的基礎。
三態門中有乙個狀態是高阻。高阻，即可以認為是沒有輸出，作為輸出埠而言，對下級電路沒有任何影響。懸空是針對輸入埠來說的，也就是說沒有接輸入。這也就意味著，實際上高阻和懸空是乙個狀態，在hdl語言裡都表示為z。
也就是說，乙個輸出埠在高阻態的時候，其狀態是由於其相連的其他電路決定的，可以將其看作是輸入。
如果兩個inout都處於高阻態，那麼接收到的訊號到底是什麼狀態呢？這實際上等效為兩個input埠連線，也就等效為input埠懸空。
這應該是取決於外圍的驅動，新增的上拉或者下拉電阻，一般而言，fpga新增的是上拉電阻，也就意味著此時chipscope採集的資料是高電平.
fpga管腳內部可以配置弱上拉或下拉電阻來實現z狀態下的控制。分別採用pull up和pull down約束實現，ucf、ncf語法如下
1 net "pad_net_name" pullup;這一部分內容有待進一步驗證。2 3 //configures the i/o to use a pullup constraint.
4 5 default pullup = true;
6 7 //configures the pullup constraint to be used globally.
所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過乙個電阻將訊號接電源，一般用於時鐘信
號資料訊號等。下拉，就是通過乙個電阻將訊號接地，一般用於保護訊號。
這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。
假如沒有上拉，時鐘和資料訊號容易出錯，畢竟，cpu的功率有限，帶很多bus線的時候，提供高電平
訊號有些吃力。而一旦這些訊號被負載或者干擾拉下到某個電壓下，cpu無**確地接收資訊和發出指令，只能不斷地復位重啟。
假如沒有下拉，保護電路極易受到外界干擾，使cpu誤以為被保護物件出問題而採取保護動作，導致誤保護。
上拉下拉，要根據電路要求來設定。
上下拉電阻
上下拉電阻定義 1 上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！電阻同時起限流作用！下拉同理 2 上拉是對器件注入電流，下拉是輸出電流 3 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 4 對於非集電極 或漏極 開路輸出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為...
關於上 下拉電阻的總結整理
2012 03 15 16 35 11人閱讀 在電路中，我們經常接觸到上 下拉電阻的概念，它們到底有什麼作用？為什麼？這個問題並不單純，因為這個問題本身就不夠具體，因為不同的應用場合，它們的作用和使用的原因是不同的！下面我結合網上查閱的資料和自己的理解總結一下，大多取自網路，故特別標記為 1 對於高...
上 下拉電阻的作用
上 下拉電阻的作用 在網上看到一些對電阻的上拉和下拉不太明白的，輸入端的上拉及下拉非常簡單但也非常重要。上拉 通過乙個電阻對電源相連。下拉 通過乙個電阻到地。上下拉一般有兩個用處 提高輸出訊號的驅動能力 確定輸入訊號的電平 防止干擾 用過8051的都知道cpu的i o上通常接有排阻 上拉到5v 這裡...