介紹
晶元中常常使用不同型別的時鐘分頻技術。我們常常想到的是以主時鐘2的冪次倍數來分頻，比如2分，4分，8分等等。但是有時候也會用到奇數分頻甚至小數分頻。同步整數分頻器下面介紹的分頻技術比常見的pll備品得到的目標時鐘更有效、便宜、快速
moore狀態機，實現整數分頻，但是這種簡單的邏輯無法產生50%的占空比輸出
具有50%占空比的奇數整數分頻
使用兩個具有正交相位差的頻率為期望頻率一半的時鐘相互異或，即可得到。
非整數分頻
1.5倍分頻，使用乙個3分頻電路和乙個多路器，對輸出進行開關疊加處理，單後得到占空比為2/3的1.5倍分頻
1.5倍分頻，使用兩個觸發器和乙個與門就可以得到占空比為1/3的1.5倍分頻時鐘
4.5倍分頻，兩個三分頻，然後再多路器疊加處理
時鐘分頻器
1 偶數倍分頻 2 奇數倍分頻，占空比50 3 小數分頻 1 在clk上公升沿和下降沿分別產生2n分頻時鐘，兩時鐘相位差90度。2 兩時鐘異或。如此下 11分頻 module clockdiv parameter n 11,counter width 4 input clk,input resetn...
分頻器設計（一）偶分頻
目錄 一 2 n的偶分頻器設計 這種級聯觸發器的方式優缺點分析 二 任意偶數的分頻器設計 所謂 分頻 就是把輸入訊號的頻率變成成倍數地低於輸入頻率的輸出訊號。數位電路中的分頻器主要是分為兩種 整數分頻和小數分頻。其中整數分頻又分為偶分頻和奇分頻，首先從偶分頻開始吧，入門先從簡單的開始！先來看最簡單的...
pll製作分頻器 PLL中CML分頻器設計求助
小弟最近在設計乙個工作在20ghz的除2分頻器，用的是最傳統的兩個cml latch級聯的形式，管子的尺寸都很大，電流也在5 10ma左右，可以實現分頻的功能。但小弟有一點不明，從瞬態 波形上看，一開始 大概前2ns 差分對管並不是差分工作，對管柵極波形基本一致，使得整個電路在正反饋狀態，輸出為0，...