SOC設計之分頻器

2021-10-07 15:42:02 字數 2417 閱讀 1984

偶數分頻:(占空比50%)

偶數n分頻比較簡單,設定計數器,計數值達到n/2-1時翻轉,即可得n分頻

module fre_div_even

#(parameter cnt_width = 32'd 5, //計數器位寬

parameter div_num = 32'd 4 //分頻數 )(

奇數分頻:(50%占空比 )

奇數n分頻設定兩個clk_a/clk_b,分別對clk正邊沿/負邊沿跳轉,設定兩個計數器分別在(n-1)/2和n-1跳轉得data_a/data_b,最後將兩個相或即可得data

ps:!-邏輯取反  ~按位取反

小數分頻:

小數分頻一般通過先設計兩個不同分頻比(a/b)的整數分頻器,然後控制兩個分頻器出現的次數(c/d)實現所需的小數分頻值

分頻比可表示為n=p/q,其中n表示目標小數分頻值,p表示輸入脈衝數,p=ac+bd,q表示輸出脈衝數,q=c+d

分頻器設計(一)偶分頻

目錄 一 2 n的偶分頻器設計 這種級聯觸發器的方式優缺點分析 二 任意偶數的分頻器設計 所謂 分頻 就是把輸入訊號的頻率變成成倍數地低於輸入頻率的輸出訊號。數位電路中的分頻器主要是分為兩種 整數分頻和小數分頻。其中整數分頻又分為偶分頻和奇分頻,首先從偶分頻開始吧,入門先從簡單的開始!先來看最簡單的...

pll製作分頻器 PLL中CML分頻器設計求助

小弟最近在設計乙個工作在20ghz的除2分頻器,用的是最傳統的兩個cml latch級聯的形式,管子的尺寸都很大,電流也在5 10ma左右,可以實現分頻的功能。但小弟有一點不明,從瞬態 波形上看,一開始 大概前2ns 差分對管並不是差分工作,對管柵極波形基本一致,使得整個電路在正反饋狀態,輸出為0,...

時鐘分頻器

1 偶數倍分頻 2 奇數倍分頻,占空比50 3 小數分頻 1 在clk上公升沿和下降沿分別產生2n分頻時鐘,兩時鐘相位差90度。2 兩時鐘異或。如此下 11分頻 module clockdiv parameter n 11,counter width 4 input clk,input resetn...