功耗的構成：三個主要的功耗源：浪湧、靜態功耗和動態功耗；
靜態功耗：也稱待機功耗，靜態功耗主要由電晶體的漏電流所導致的功耗；
動態功耗：包括開關功耗或者稱為翻轉功耗、短路功耗或者稱為內部功耗。
動態功耗影響因素：門寄生電容、時鐘翻轉率、時鐘頻率、供電電壓；
降低功耗：應當在所有設計層次上進行，即系統級、邏輯級和物理級，層次越高對功耗降低越有效；在系統和體系結構級可以達到最大的降低效果。
保持暫存器（retention register）：在不工作的情況下，將暫存器的狀態保留下來。
動態電壓頻率調節（dvfs技術）：降低時鐘速率和供電電壓
基於快取的系統體系結構：使用小範圍的快取
對數fft體系結構：基於對數系統實現fft
非同步設計： 在現在的系統設計中，乙個系統可能使用多個時鐘，但是在每個時鐘控制的區域內部都設計成乙個同步的子系統。通過時鐘樹綜合、插入緩衝器減少時鐘的偏移。這種方法在時鐘網路上新增了大量的緩衝器，時鐘網路消耗的功耗也增加。在非同步設計裡面，不需要全域性時鐘，兩個模組通過握手訊號進行互動，這時候就可以減少功耗。因此非同步設計也是降低功耗的一種方法。
電源門控power gating：（靜態功耗）指晶元中某個區域的供電電源被關掉，即該區域內的邏輯電路的供電電源斷開（在模組不使用時將其關閉），為了最小化漏電流，門控電源晶體常使用高閥值電壓單元；
高閥值電壓hvt：提高閾值電壓，可以減小漏電流；
2.3rtl級降低功耗：
狀態機編碼和解碼：格雷碼最適合低功耗設計，格雷碼比用二進位製碼翻轉更少，可以降低開關活動，功耗更低；
memory shut down：儲存器在不使用的時候予以關閉，intel fpga中在memory模組ip增加clk_en來實現；
門控時鐘.
獨熱碼多路器/狀態機：獨熱編碼方式比二進位制編碼方式，輸出更快更穩定，可以在初期將未選中匯流排掩藏掉，實現低功耗效果；
// mux選擇的二進位制編碼：
mux選擇的獨熱編碼：
各層次降低功耗圖
【某筆試題】
1.下列功耗措施哪個可以降低峰值功耗
a 靜態模組級clock gating
b memory shut down
c power gating
d 大幅度提高hvt比例
解析：首先峰值功耗是屬於動態功耗中的短路功耗，即nmos和pmos同時導通所引起的峰值電流，最終帶來的功耗。這個功耗和電源電壓，時鐘翻轉率，以及峰值電流有關。
a選項靜態門控時鐘，所以a選項不正確。
b選項儲存關閉。即不被訪問的時候，關閉儲存器，因而也是降低靜態功耗。
c選項電源門控技術，即模組不工作的時候，關閉電源，模組睡眠，工作時候再啟動電源，是降低靜態功耗。
d選項即採用高閾值電壓的電晶體，閾值電壓增加的效果在於降低亞閾值漏電電流，並且短 路 功 耗 公 式 為 ：pshort = τashortvdd = τaβ(vdd-vth)3 ， 只 跟 vth 有 關 ， 而 d 選 項 中 大 幅 提 高 hvt （ high voltage value）帶入短路功耗公式中會使短路功耗變小，從而降低動態功耗中的峰值功耗。所以d選項正確。
2.邏輯電路低功耗設計中，無效的方法是
a 採用慢速設計
b 減少訊號翻轉
c 採用較慢速的時鐘
d 提高閾值電壓
解析：a選項說採用慢速設計並不一定會降低功耗，所以選a。
b選項減少訊號翻轉可以降低動態功耗。
c選項採用較慢速時鐘也相對的降低了訊號的翻轉，所以也是降低動態功耗。
但是不能認為頻率越低，系統整體功耗越小，因為工作頻率降低，
意味著需要更長的處理時間，其他外圍電路消耗的電能就越多。
d選項即採用高閾值電壓的電晶體，閾值電壓增加的效果在於降低亞閾值漏電電流，因而降低靜態功耗。
3.在rtl設計階段，降低功耗的常用設計方法是
a 門級電路的功耗優化
b 門控時鐘
c 降低電路漏電流
d 多閾值電壓
解析：這四個選項都是可以降低功耗的常用設計方法，但是有個前提，那就是在rtl設計階段，也就是我們編寫**時可以控制的階段，可以在**中加入門控時鐘，所以b選項正確。
4.某個狀態下，不關心某個暫存器的輸出值，那麼將其設計為輸出0，可以降低功耗（錯誤）
解析：比起設計為輸出0，降低功耗更好的做法是保持暫存器原值。因為功耗來自於訊號toggle，如果在上一狀態暫存器輸出為1，下一狀態下輸出為0，即便0不使用，也產生了0到1的跳變，同樣會有功耗，既然不關心，還不如保持輸出為1。
5.isolation cell是下面哪種低功耗技術必須的
a.clk gating
b.multi vdd
c.power gating
d.multi vt
解析：b,如上介紹
6.以下哪個不是影響晶元功耗的基本要素：
電壓 溫度 工藝 濕度
低功耗設計
在數字系統中功耗主要包括動態功耗和靜態功耗。cmos的動態功耗 是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd 2。降低動態功耗技術 1 動態電壓調節 2 動態處理溫度補償 3 門控時鐘和可變頻率時...
5 低功耗設計
浪湧 靜態功耗 動態功耗 是三個主要的功耗源。浪湧電流指的是期間上電的時候產生的最大輸入電流，也稱之為啟動電流。電機的啟動電流是正常滿載電流的數倍。基於sram 的fpga浪湧電流也很大，因為其初始狀態是空白的或者可以理解為復位導通狀態，載入配置連線之後就恢復長長電流 待機電流 電晶體漏電流 電容漏...
低功耗設計相關
目錄參考部落格 rtl級低功設計 一道簡單的筆試題 低功耗設計 1 多閾值庫設計，非關鍵路徑hvt cell替換 2 電源門控 3 散熱降溫，因為vt隨溫度公升高而下降 4 體偏置 工作模式下，體偏置為0，mos管處於低閾值狀態，翻轉速度快 等待模式下，體偏置為反向偏置，處於高閾值狀態，漏電小。1 ...