浪湧、靜態功耗、動態功耗 是三個主要的功耗源。浪湧電流指的是期間上電的時候產生的最大輸入電流，也稱之為啟動電流。電機的啟動電流是正常滿載電流的數倍。
基於sram 的fpga浪湧電流也很大，因為其初始狀態是空白的或者可以理解為復位導通狀態，載入配置連線之後就恢復長長電流
待機電流、電晶體漏電流、電容漏電流也就是靜態功耗
動態功耗是由邏輯切換的時候造成的額外輸出功耗
動態功耗定義式：
p dy
nami
c=sc
lvdd
2fcl
k\\ p_=sc_lv_f_
pdynam
ic=
scl
vdd2
fcl
k式中c l=
門寄生電
容\\c_l=門寄生電容
cl=門寄
生電容s=每
個多時鐘
通過整個
電路的平
均轉換次
數\\s=每個多時鐘通過整個電路的平均轉換次數
s=每個多時
鐘通過整
個電路的
平均轉換
次數f cl
k=時鐘
頻率
\\f_=時鐘頻率
fclk=
時鐘頻率
v dd
=供電電
壓\\v_=供電電壓
vdd=供
電電壓動態功耗在典型應用中佔據整個系統功耗的80%左右
在系統級、邏輯級、物理級都可以降低功耗，層級越高效果越好。
抽象級功耗降低機率
系統級10%100%
體系結構級
10%-90%
暫存器傳輸級
15%-50%
邏輯、門級
15%-20%
電晶體級
2%-10%
使用片上系統（1.8v或更低）來降低高io電壓(3.3v)之間連線的資料傳輸損耗。
將通常使用軟體實現的功能使用硬體實現可以顯著降低功耗，需要針對高功耗的迴圈部分使用硬體進行替代。有兩種方法：
第一種是經驗法，自己分析自己劃分
第二種是資料庫法，把用過的劃分規則都存下來，以後方便復用
優化程式以減少功耗，下列操作有效移除迴圈計數器的初始化、遞增和比較，減少迴圈指令數目，顯著降低功耗
for i :
=1 to n
do a
for j :
=1 to n
do b
優化為for i :
=1 to n
do a,b
4.1 選擇乙個合適的處理器可以極大的減少功耗，例如16位資料的乘法，用8位處理器需要127條指令，用16位處理器需要30條質量，用1位乘加單元（mac）來進行運算只需要1條指令。
4.2 能用簡單mac就不用dsp
4.3 各類操作分屬不同處理器，各自執行自己擅長的
高階門控時鐘：在不需要的時候關閉（永久性刪除）多餘的不需要的時鐘，可以降低大約15-25%的功耗（開關次數）
動態電壓頻率調節：高效能–高電壓，高頻率；低效能—低電壓，低頻率，包括電源和主控晶元一同調節，常規應用直接使用軟體程式設計即可，但是實時嵌入式應用需要使用作業系統自帶的動態電壓頻率調節才可以保證滿足實時性
多級快取：cache
使用對數設計的fft結構，此時的乘除法就可以變換為加減法。凡是加法器減法器的寬度會增加。
非同步設計，放棄高功耗的多級時鐘
粗粒度電源門控（晶元、功能區）和細粒度電源門控（門級）
多電壓供電
儲存器電源門控
使用格雷碼
二進位制數在積分的時候使用有符號數而不是補碼來表示
門控時鐘
獨熱碼多路器，就是在多路器前加入多個與門，進行比較控制，2位4輸入多路器修改為4位4輸入多路器，增加面積縮小功耗
消除多餘轉換，例如輸入乙個數執行aa操作和bb操作，判斷輸入a則取aa中的數，輸入b則取bb中的數，將判斷放在開始，直接省略後續冗餘的操作，降低功耗。本法可以在軟體和硬體中同時使用
資源共享，具有同樣基礎操作的先執行完然後再判斷後續
行波計數器
匯流排反轉編碼，在第乙個資料和發出一半匯流排寬度（漢明距離）之後傳送乙個反轉編碼，用於轉換
提取高度活躍網路：利用高度活躍網路，將低度活躍網路分塊，以減少規模
門控邏輯雲
不同的技術水平
版圖優化，大多是利用工具
襯底偏壓，pmos公升高，nmos降低，用於減小電壓反轉時的電壓變化量
大尺寸的期間可以通過減少氧化層厚度來降低漏電流，但是當刪級厚度到達1.2nm的時候兩字隧穿效應就會導致功耗急劇上公升，此事就需要使用高k介質來減少漏電流
多樣化層降低漏電流
定製設計減小電容（扇出門輸入電容、線電容、寄生電容）
低功耗設計
在數字系統中功耗主要包括動態功耗和靜態功耗。cmos的動態功耗 是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd 2。降低動態功耗技術 1 動態電壓調節 2 動態處理溫度補償 3 門控時鐘和可變頻率時...
IC FPGA低功耗設計
功耗的構成 三個主要的功耗源 浪湧 靜態功耗和動態功耗 靜態功耗 也稱待機功耗，靜態功耗主要由電晶體的漏電流所導致的功耗 動態功耗 包括開關功耗或者稱為翻轉功耗 短路功耗或者稱為內部功耗。動態功耗影響因素 門寄生電容 時鐘翻轉率 時鐘頻率 供電電壓 降低功耗 應當在所有設計層次上進行，即系統級 邏輯...
低功耗設計相關
目錄參考部落格 rtl級低功設計 一道簡單的筆試題 低功耗設計 1 多閾值庫設計，非關鍵路徑hvt cell替換 2 電源門控 3 散熱降溫，因為vt隨溫度公升高而下降 4 體偏置 工作模式下，體偏置為0，mos管處於低閾值狀態，翻轉速度快 等待模式下，體偏置為反向偏置，處於高閾值狀態，漏電小。1 ...