穩壓電路：
在常見的開發板中，廣泛採用了78xx、lm1117等系列三端穩壓器，但這些穩壓晶元卻並不適合進行低功耗產品設計。低功耗設計若要進行穩壓電路設計，必須採用低功耗的ldo，如ti的tps797系列，自身功耗僅1.2ua。
對於採用1.5v電池供電的產品，就要採用低功耗的公升壓電路。如ti的tps6030x採用電荷幫浦結構，增加幾個外接電容能夠在0.9~1.8v輸入電壓範圍內保證3v或3.3v穩壓輸出，自身功耗只有65ua。並且帶有開關腳en，en接低電平時輸出關閉，功耗下降到1ua以下。
對於在電池不同的電壓時，分別要進行公升壓或者降壓的電路，可以使用低功耗的公升降壓穩壓電路，如ti的tps630，可以在1.8v~5.5v電壓範圍內，穩定地輸出3.3v電壓。當然，這種電路比低功耗ldo的功耗要略高，它靜態功耗為30~50ua。
如何進行低功耗硬體電路設計 by 灰小子（dirtwillfly）
外圍電路斷電後，io狀態應設定為輸入狀態或者輸出低電平狀態，避免漏電流。
調理電路：
對於各種感測器，大量訊號調理電路被採用。而非常多的經典的訊號調理電路卻並沒有考慮功耗問題。對於低功耗產品設計，應該採用低功耗的訊號調理電路。比如採用低功耗運放，tlv2241等每運放功耗僅1ua。低功耗的同向放大器或反向放大器，低功耗的i/v變換電路，低功耗的儀表放大器等等
（精密低功耗儀表放大器ina118及其應用）
ina333,ina321和ina322,都屬於低（微）功耗的單電源儀表運算放大器。
運放引數解釋及常用運放選型
外圍電路管理：
對於不需要一直工作的當外圍器件，當不工作時，盡量關斷該部分電源，以達到更低的功耗。
低功耗設計
在數字系統中功耗主要包括動態功耗和靜態功耗。cmos的動態功耗 是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd 2。降低動態功耗技術 1 動態電壓調節 2 動態處理溫度補償 3 門控時鐘和可變頻率時...
IC FPGA低功耗設計
功耗的構成 三個主要的功耗源 浪湧 靜態功耗和動態功耗 靜態功耗 也稱待機功耗，靜態功耗主要由電晶體的漏電流所導致的功耗 動態功耗 包括開關功耗或者稱為翻轉功耗 短路功耗或者稱為內部功耗。動態功耗影響因素 門寄生電容 時鐘翻轉率 時鐘頻率 供電電壓 降低功耗 應當在所有設計層次上進行，即系統級 邏輯...
5 低功耗設計
浪湧 靜態功耗 動態功耗 是三個主要的功耗源。浪湧電流指的是期間上電的時候產生的最大輸入電流，也稱之為啟動電流。電機的啟動電流是正常滿載電流的數倍。基於sram 的fpga浪湧電流也很大，因為其初始狀態是空白的或者可以理解為復位導通狀態，載入配置連線之後就恢復長長電流 待機電流 電晶體漏電流 電容漏...