低功耗是mcu的一項非常重要的指標，比如某些可穿戴的裝置，其攜帶的電量有限，如果整個電路消耗的電量特別大就會經常出現電量不足的情況。
平時我們在做產品的時候，基本的功能實現很簡單，但只要涉及到關於低功耗的問題就比較棘手了，比如某些可以低到微安級的mcu微控制器，而自己設計的低功耗怎麼測都是毫安級的，電流竟然能夠高出標準幾百到上千倍，遇到這種情況干萬不要怕，只要認真你就贏了。接著仔細分析一下這其中的原因。
(1）掐斷外設命脈，關閉外設時鐘。
先說最直觀的，也是工程師都比較注意的方面，就是關閉mcu微控制器的外設時鐘，對於現在市面上出現的大多數的mcu微控制器，其外設模組都對應著乙個時鐘開關。只需要開啟這個外設的時鐘，就可以正常的使用這個外設了，當然此外設也就會產生相應的功耗;如果想要讓這個外設不產生功耗的話，只需要關閉它的時鐘就可以了。
( 2）讓工作節奏慢下來，時鐘不要倍頻。除了外設模組功率消耗之外，還有乙個功耗大戶需要注意一下，這就是pll和 fll模組。pll和fll主要是用來對原始的時鐘訊號進行倍頻操作，從而提高系統的整體時鐘，其功耗也會被提上去。所以在進入低功耗之前,需要切換時種模式，旁路掉pll和 fll模組，從而盡可能的降低mcu的功耗，等到mcu喚醒之後再把時鐘切換回去。
( 3)圍堵涓涓細流，注意io口的電平狀態。如果認為只要關閉外設時鐘就能夠保證外設不再耗電，那麼你就太天真了。如果 io口沒有做好處理的話，它就會在暗地裡偷走功耗，而你卻渾然不知。具體原因是這樣的，一般的io的內部或者外部都會有上下拉電阻，假如某個io口有個10k 的上拉電阻，把引腳拉到3.3 v，然而當mcu進入低功耗模式的時候，此io口被設定成輸出低電平，根據歐姆定律，此引腳就會消耗3.3 v/10 k = 0.33 ma的電流，假如有
四、五個這樣的io口，那麼幾個ma就貼進去了。所以在進入低功耗之前，請逐個檢查io口的狀態。
如果此io口帶下拉，請設定為低電平輸出或者高阻態輸入。不要把上好的電流浪費在產生熱量的功能上。
(4）睦鄰友好的合作，要注意1o 與外設ic的統籌。
io口的上下拉電阻消耗電流這一因素相對比較明顯，下邊咱來說乙個不明顯的因素:io口與外部ic相連時的電流消耗。假如某個io口自帶上拉，而此與io相連的ic引腳偏偏是自帶下拉的，那麼無論這個引腳處於什麼樣的電平輸出，都不可避免的產生一定的電流消耗。所以凡是遇見這-類的情況，首先需要閱讀外設ic的手冊，確定好此引腳的的狀態，做到心中有數;然後在控制微控制器mcu睡眠之前，設定好mcu的io口的上下拉模式及輸入輸出狀態，要保證一絲兒電流都不要被它消耗掉。
( 5）斷開偵錯程式連線，不要被假象所迷惑。還有一模擬較奇特，檢測出來的電流消耗很大，可實際結果是自己杞人憂天，原因是因為在測試功耗的時候mcu還連線著偵錯程式。這時候大部分電流就會被偵錯程式給擄走，平白無故的讓工程師產生極度鬱悶的心情。所以在測低功耗的時候，一定不要連線偵錯程式，更不能邊除錯邊測電流。
mcu的低功耗設計是乙個細緻活，要養成良好的習慣，做到每新增乙個功能都要重新驗證一下低功耗是否符合要求，這樣就可以隨時隨地減少損耗功率的因素。如果把所有功能都設計好了才去考慮低功耗的問題，乙個不小心就可能要更改程式的架構，即便如此也不一定能把功耗給徹底降下去。
MCU低功耗設計（一）理論
現代的mcu一般使用cmos技術，耗能包括2方面 靜態消耗 主要是電晶體消耗能量 動態消耗 公式 c v2 f，其中c是cmos的負載電容，v是供電電壓，f是時鐘頻率 總電能消耗是靜態消耗和動態消耗之和，即 idd f idynamicrun ua mhz istatic ua 因此，電能消耗依賴於...
（五）降低功耗 並行優化
讓我們從之前的這個公式說起 程式的 cpu 執行時間 指令數 cpi clock cycle time由於減少指令數和降低cpi都不容易做到，因此長期以來計算機科學家和工程師採用的主要優化思路都是提高主頻。一 功耗限制了cpu的極限速度 cpu被稱為超大規模積體電路，這些積體電路由無數的電晶體組成，...
低功耗設計
在數字系統中功耗主要包括動態功耗和靜態功耗。cmos的動態功耗 是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd 2。降低動態功耗技術 1 動態電壓調節 2 動態處理溫度補償 3 門控時鐘和可變頻率時...