人們普遍認為在高速系統設計中需要考慮的關鍵問題是頻率，其實這是誤解，上公升時間才是最關鍵的因素。
頻率是指電流週期的波形在某個單位時間內重複的次數（通常是1s），單位通常為赫茲（hz）。如我國的市電一般為50hz，即電流在1秒鐘重複了50次。如在板級比較常用的spi協議，50mhz的話則表示它的時鐘能在1秒鐘重複5000萬次（當然實際使用中由於每個指令週期之間會存在一定間隔，所以會小於這個數量），它的訊號週期長度為1/f，其中f為頻率，所以50mhz spi的乙個時鐘週期為五千萬分之一秒，即20ns。
上公升時間一般定義為從波形的10%處上公升到波形的90%處所需要的時間（也有定義規定從20%處上公升到80%處的時間）。下降時間的定義與之相同，即從波形的90%處下降到10%所需要的時間。
正弦波訊號的上公升時間大約是其週期的1/3。
我們可以用δi/δt和δu/δt表示某一段時間內電流和電壓的變化，如果δt是乙個特變小的時間間隔時，就可以在數學上用di/dt和du/dt來表示δi/δt和δu/δt。di/dt和du/dt是微分表示式，表示當時間變化為無限小時，電流和電壓變化與時間變化之比。在高速電路中，dt可以等於訊號的上公升或下降時間，正是這個di/dt和du/dt引出了訊號完整性問題
可以看出圖中虛線的方波和實線的正弦波的頻率是相同的，但是方波的上公升時間和下降時間要遠遠小於正弦波的時間。熟悉傅利葉定理的同學應該能知道，方波在自然界中實際是不存在的，但是我們可以利用傅利葉變換，用余弦波或正弦波的無窮序列來表示它。理想50%占空比方波是由無窮的奇次諧波組成
s qu
are(
θ)=cos(
θ)−cos(
3θ)3
+cos(
5θ)5
−cos(
7θ)7
+...
square(\theta) = \cos(\theta) - \frac + \frac - \frac + ...
square
(θ)=
cos(θ)
−3cos(3θ
)+5
cos(5θ
)−7
cos(7θ
)+.
..如果我們在走線的一端輸入方波訊號，希望在另一端也得到方波訊號，意味著我們所設計的電路板不僅能處理數碼訊號的基頻，還必須能處理訊號所包含的全部高次諧波分量。所以如果我們面對的是10mhz的方波，那麼我們可能希望能處理15次或者以上的諧波，才能較好的呈現乙個方波，那麼就意味著我們必須要處理150mhz甚至以上的諧波頻率。所以這就是為什麼訊號的週期頻率並不重要，而波形的上公升時間和需要重新產生的諧波才是重要的原因。
我們可以使用頻寬這個詞來描述上述要求。頻寬指的是能夠保持訊號完整性的頻率範圍。可以粗略用下式來確定頻寬要求
帶 寬（
hz）≈
0.3/上公升
時間頻寬（hz）
≈0.3
/上公升時
間 參考文獻 《signal integrity issues and printed circuit board design 》douglas brooks
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...
PCB設計與訊號完整性
之前在設計板卡時，只是聽過相關的概念，但是未真正去研究關於si相關的知識。將之前看過的一些資料整理如下 1 訊號完整性分析 與si有關的因素 反射，串擾，輻射。反射是由於傳輸路徑上的阻抗不匹配導致 串擾是由於線間距導致 輻射則與高速器件本身以及pcb設計有關。傳輸線判斷 傳輸線的判斷可以參考之前的部...
電源層和地線層完整性規則 電路設計規則
電路圖設計規則 一 電路設計流程 1.根據需求檔案開始進行原理圖設計。2.選擇設計所需元器件，載入所需元件庫，如果現有元件庫沒有所需元件，需自己製作，新製作的元器件要求功能形象化，標示準確化。選擇合適的電路用於自己的設計完成相應的功能，確定電路的安裝方式。3.元器件進行合理的布局，然後將元器件連線起...