對於數位電路，輸出的通常是方波訊號。方波的上公升邊沿非常陡峭，根據傅利葉分析，任何訊號都可以分解成一系列不同頻率的正弦訊號，方波中包含了非常豐富的頻譜成分。
拋開枯燥的理論分析，我們用實驗來直觀的分析方波中的頻率成分，看看不同頻率的正弦訊號是如何疊加成為方波的。首先我們把乙個1.65v 的直流和乙個100mhz 的正弦波形疊加，得到乙個直流偏置為1.65v 的單頻正弦波。我們給這一訊號疊加整數倍頻率的正弦訊號，也就是通常所說的諧波。3 次諧波的頻率為300mhz，5 次諧波的頻率為500mhz，以此類推，高次諧波都是100mhz 的整數倍。圖1 是疊加不同諧波前後的比較，左上角的是直流偏置的100mhz 基頻波形，右上角時基頻疊加了3 次諧波後的波形，有點類似於方波了。左下角是基頻+3 次諧波+5 次諧波的波形，右下角是基頻+3 次諧波+5 次諧波+7 次諧波的波形。這裡可以直觀的看到疊加的諧波成分越多，波形就越像方波。
因此如果疊加足夠多的諧波，我們就可以近似的合成出方波。圖2 是疊加到217 次諧波後的波形。已經非常近似方波了，不用關心角上的那些毛刺，那是著名的吉博斯現象，這種**必然會有的，但不影響對問題的理解。這裡我們疊加諧波的最高頻率達到了21.7ghz。
上面的實驗非常有助於我們理解方波波形的本質特徵，理想的方波訊號包含了無窮多的諧波分量，可以說頻寬是無限的。實際中的方波訊號與理想方波訊號有差距，但有一點是共同的，就是所包含頻率很高的頻譜成分。
現在我們看看疊加不同頻譜成分對上公升沿的影響。圖3 是對比顯示。藍色是基頻訊號上公升邊，綠色是疊加了3 次諧波後的波形上公升邊沿，紅色是基頻+3 次諧波+5 次諧波+7 次諧波後的上公升邊沿，黑色的是一直疊加到217 次諧波後的波形上公升邊沿。
通過這個實驗可以直觀的看到，諧波分量越多，上公升沿越陡峭。或從另乙個角度說，如果訊號的上公升邊沿很陡峭，上公升時間很短，那該訊號的頻寬就很寬。上公升時間越短，訊號的頻寬越寬。這是乙個十分重要的概念，一定要有乙個直覺的認識，深深刻在腦子裡，這對你學習訊號完整性非常有好處。
這裡說一下，最終合成的方波，其波形重複頻率就是100mhz。疊加諧波只是改變了訊號上公升時間。訊號上公升時間和100mhz 這個頻率無關，換成50mhz 也是同樣的規律。如果你的電路板輸出資料訊號只是幾十mhz，你可能會不在意訊號完整性問題。但這時你想想訊號由於上公升時間很短，頻譜中的那些高頻諧波會有什麼影響？記住乙個重要的結論：影響訊號完整性的不是波形的重複頻率，而是訊號的上公升時間。本文的****很簡單，我把**貼在這裡，你可以自己在matlab 上執行一下看看。
clc; clear all; pack;
fs = 10e9;
nsamp = 2e4;
t = [0:nsamp-1].*(1/fs);
f1 = 1e6;
x0 = 3.3/2;
x1 = x0 + 1.65*sin(2*pi*f1*t);
x3 = x0;
for n=1:2:3
x3 = x3 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t);
endx5 = x0;
for n=1:2:5
x5 = x5 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t);
endx7 = x0;
for n=1:2:7
x7 = x7 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t);
endfigure
subplot(221)
plot(x1)
subplot(222)
plot(x3)
subplot(223)
plot(x5)
subplot(224)
plot(x7)
x217 = x0;
for n=1:2:217
x217 = x217 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t);
endfigure
plot(x217)
figure
plot(x217,'k')
hold on
plot(x1,'b')
plot(x3,'g')
plot(x7,'r')
hold off
axis([8000 12000 -0.5 4])
訊號完整性研究系列 重視訊號上公升時間
訊號的上公升時間，對於理解訊號完整性問題至關重要，高速pcb 設計中的絕大多數問題都和它有關，你必須對他足夠重視。訊號上公升時間並不是訊號從低電平上公升到高電平所經歷的時間，而是其中的一部分。業界對它的定義尚未統一，最好的辦法就是跟隨上游的晶元廠商的定義，畢竟這些巨頭有話語權。通常有兩種 第一種定義...
訊號完整性研究系列 電容的去耦時間
在電源完整性設計一文中，推薦了一種基於目標阻抗 target impedance 的去耦電容設計方法。在這種方法中，從頻域的角度說明了電容選擇方法。把瞬態電流看成階躍訊號，因而有很寬的頻譜，去耦電容必須在這個很寬的頻譜內使電源系統阻抗低於目標阻抗 target impedance 電容的選擇是分頻段...
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...