隨著積體電路輸出開關速度提高以及pcb板密度增加，訊號完整性(signal integrity) 已經成為高速數字pcb設計必須關心的問題之一，元器件和pcb板的引數、元器件在pcb板上的布局、高速訊號線的佈線等因素，都會引起訊號完整性的問題。
對於pcb布局來說，訊號完整性需要提供不影響訊號時序或電壓的電路板布局，而對電路佈線來說，訊號完整性則要求提供端接元件、布局策略和佈線資訊。pcb上訊號速度高、端接元件的布局不正確或高速訊號的錯誤佈線都會引起訊號完整性問題，從而可能使系統輸出不正確的資料、電路工作不正常甚至完全不工作。如何在pcb板的設計過程中充分考慮訊號完整性的因素，並採取有效的控制措施，已經成為當今pcb設計業界中的乙個熱門話題。
訊號完整性問題良好的訊號完整性，是指訊號在需要的時候能以正確的時序和電壓電平數值做出響應。反之，當訊號不能正常響應時，就出現了訊號完整性問題。訊號完整性問題能導致或直接帶來訊號失真、定時錯誤、不正確資料、位址和控制線以及系統誤工作，甚至系統崩潰。
pcb的訊號完整性設計方法在pcb設計的實踐過程中，人們不斷積累了很多電路板的設計規則。在pcb設計時，認真參照這些設計規則，可以更好地達到pcb的訊號完整性。
在設計pcb時，首先要了解整個電路板的設計資訊，這主要包括：
1、器件數量、器件大小、器件封裝，晶元的速率、pcb是否分為低速中速高速區、哪些是介面輸入輸出區；
2、整體布局的要求、器件布局位置、有無大功率器件、晶元器件散熱的特殊要求；
3、訊號線的種類速率及傳送方向、訊號線的阻抗控制要求、匯流排速率走向及驅動情況、關鍵訊號及保護措施；
4、電源種類、地的種類、對電源和地的雜訊容限要求、電源和地平面的設定及分割；
5、時鐘線的種類和速率、時鐘線的**和去向、時鐘延時要求、最長走線要求。
pcb的分層設計
了解電路板的基本資訊後，要權衡電路板成本與訊號完整性的設計要求，選擇合理的佈線層數。目前電路板已由單層、雙層、四層板逐步向更多層電路板方向發展，多層pcb設計能提高訊號走線的參考面，為訊號提供回流路徑，是達到良好訊號完整性的主要措施。在進行pcb分層設計時，要遵循以下規則：
1、參考面應優選地平面。電源、地平面均能用作參考平面，且都具有一定的遮蔽作用。但相對而言，電源平面具有較高的特性阻抗，且與參考地電平之間存在較大的電位差，其遮蔽效果遠低於地平面。
2、數位電路與模擬電路分層。在設計成本允許的情況下，最好把數位電路和模擬電路安排在不同的層上。如果必須要安排在同乙個佈線層上，則可以採用開溝、加接地線條、分割線等方法補救。模擬與數字的電源和地一定要分開，絕不能混用。
3、相鄰層的關鍵訊號走線不跨分割區。訊號跨區將形成較大的訊號環路產生很強的輻射。如果在地線分割的情況下，訊號線必須要跨區，可以先在被分割的地之間進行單點連線，形成兩個地之間的連線橋，然後通過該連線橋佈線。
4、元件面下面要有相對完整的地平面。對多層板必須盡可能保持地平面的完整性，通常不允許有訊號線在地平面內走線。
5、高頻、高速、時鐘等關鍵訊號線都應有相鄰的地平面。這樣設計的訊號線與地線間的距離僅為pcb層間的距離，因此實際的電流總在訊號線正下方的地線流動，形成最小的訊號環路面積，減小輻射。
pcb的布局設計
印製板訊號完整性設計的關鍵是布局和佈線，其好壞直接關係到電路板的效能。在布局之前，必須確定盡量低的成本下滿足功能的pcb大小。如果pcb尺寸過大，布局時器件分布分散，則傳輸線可能會很長，這樣造成阻抗增加，抗雜訊能力下降，成本也增加。如果器件集中放置，則散熱不好，相鄰的走線容易產生耦合串擾。所以必須根據電路功能單元進行布局，同時考慮到電磁相容、散熱和介面等因素。
在布局數字和模擬混合訊號的pcb時，不能將數字和模擬訊號混雜。如果模擬和數碼訊號必須混雜，要確保進行垂直走線以降低互動耦合的效應。電路板上的數位電路、模擬電路、以及易產生雜訊的電路應予以分隔，並先對敏感線路進行佈線，並消除電路間的耦合路徑。尤其要考慮時鐘、復位和中斷線路，千萬不要將這些線路與高電流開關線路平行，否則容易被電磁耦合訊號破壞，引起非預期的復位或中斷。進行整體布局時應遵循如下一些原則：
1、功能分割槽布局，pcb上模擬電路和數位電路應各自有不同的空間布局。
2、按照電路訊號的流程來安排各功能電路單元，使訊號流通保持方向一致。
3、以每個功能電路單元核心元件為中心，別的元件圍繞它進行布局。
4、盡可能縮短高頻元器件之間的連線，設法減小它們的分布引數。
5、易受干擾的元器件相互間不能太近，輸入輸出元件要遠離。
pcb的佈線設計
pcb佈線時，要先對所有訊號線進行分類。首先布時鐘線，敏感訊號線，再佈高速訊號線，在確保此類訊號的過孔足夠少，分布引數特性好以後，再佈一般的不重要的訊號線。
不相容的訊號線應相互遠離不要並行佈線，如數字與模擬，高速與低速，大電流與小電流，高電壓與低電壓等。分布在不同層上的訊號線應相互垂直地佈線，這樣可以減少線間的串擾。訊號線的布置最好根據訊號的流動方向順序安排，乙個電路的輸出訊號線不要再折回輸入訊號線區域。高速訊號線要盡可能地短，以免干擾其他訊號線。在雙面板上，必要時可在高速訊號線兩側加隔離地線。多層板上所有高速時鐘線都應根據時鐘線的長短，採用相應的遮蔽措施。
佈線時應遵循的一般原則有：
1、盡量選用低密度佈線設計，並且訊號走線盡量粗細一致，有利於阻抗匹配。對於射頻電路，訊號線的走向、寬度、線間距的不合理設計，可能造成訊號傳輸線之間的交叉干擾。
2、盡量避免輸入輸出端的導線相鄰以及長距離的並行佈線。為了減少並行訊號線的串擾，可增大訊號線間的間距，或訊號線間插入隔離帶。
3、pcb上的走線寬度要均勻，不能發生線寬的突變。pcb走線拐彎處絕對不要採用90度的拐角，要採用圓弧或135度角，盡可能保持線路阻抗的連續性。
4、盡量減小電流環路的面積。載流電路對外的輻射強度與通過的電流、環路面積和訊號頻率的平方成正比，減小電流環路的面積可以減小pcb的電磁干擾。
5、儘量減少導線的長度，增加導線的寬度，有利於減少導線的阻抗。
6、對於開關控制訊號，應儘量減少同時改變狀態的訊號pcb走線數量。
詳情了解： 18188607109
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...
PCB設計與訊號完整性
之前在設計板卡時，只是聽過相關的概念，但是未真正去研究關於si相關的知識。將之前看過的一些資料整理如下 1 訊號完整性分析 與si有關的因素 反射，串擾，輻射。反射是由於傳輸路徑上的阻抗不匹配導致 串擾是由於線間距導致 輻射則與高速器件本身以及pcb設計有關。傳輸線判斷 傳輸線的判斷可以參考之前的部...
訊號完整性 電源雜訊抑制方法
同步開關雜訊抑制辦法 1 如果可能，對關鍵訊號如鎖存和時鐘訊號使用差分傳輸。差分傳輸可以消除共模雜訊並極大提供訊號質量。2 降低系統供給電源的電感，增加系統電源和晶元封裝的旁路電容。3 在晶元和電源處放置容量大 串聯電感較小的電容，保證電源及時提供系統中所有器件足夠的電流 4 給處理器的核心邏輯和 ...