訊號完整性研究系列 電容的去耦時間

2021-06-23 06:30:50 字數 1615 閱讀 5726

在電源完整性設計一文中,推薦了一種基於目標阻抗(target impedance)的去耦電容設計方法。在這種方法中,從頻域的角度說明了電容選擇方法。把瞬態電流看成階躍訊號,因而有很寬的頻譜,去耦電容必須在這個很寬的頻譜內使電源系統阻抗低於目標阻抗(target impedance)。電容的選擇是分頻段設計的,每一種容值的電容負責一段頻譜範圍,超出這個範圍的,由其他電容負責構成低阻抗路徑。

有些人可能對這種頻域方法有些困惑,本文從另外乙個更直觀的角度來說明去耦電容的這種特性,即電容的去耦時間。構成電源系統的兩個重要部分:穩壓電源、去耦電容。首先說說穩壓電源的反應時間。負載晶元的電流需求變化是極快的,尤其是一些高速處理器。內部電晶體開關速度極快,假設處理器內部有1000 個電晶體同時發生狀態翻轉,轉台轉換時間是1ns,總電流需求是500ma。那麼此時電源系統必須在1ns 時間內迅速補充上500ma 瞬態電流。遺憾的是,穩壓源在這麼短的時間內反應不過來,相對於電流的變化,穩壓源顯得很遲鈍,有點像個傻子,呵呵。通常說的穩壓源的頻率響應範圍在直流到幾百k 之間,什麼意思?這從時域角度可能更好理解。假設穩壓源的頻率響應範圍是直流到100khz,100khz 對應時域的10us 時間間隔。也就是穩壓源最快的響應速度是10us,如果負載晶元要求在20 us 內提供所需的電流,那麼穩壓電源有足夠的反應時間,因此可以提供負載所需要的電流。

但是如果負載電流要求的時間是1ns 的話,對穩壓電源來說太快了,穩壓源還在那發呆呢,瞬態電流的需求已經過去了。負載可不會等著穩壓源來做出反應,不能給它及時提供電流,他就把電壓拉下來,想想,功率一定,電流大了,電壓必然減小。哦,這就產生了軌道塌陷,雜訊產生了。因此,所說的頻率響應範圍,在時域對應的是乙個響應時間問題。電容也同樣存在響應時間。電源要 10us 才能反應過來,那從0 到10us 之間這段時間怎麼辦?這就是電容要幹的事。按電源完整性設計一文中,加入乙個31.831uf 電容,能提供100khz 到1.6mhz 頻段的去耦。從時域來說,這個電容的最快反應時間是1/1.6mhz=0.625us。也就是說從0.625us 到10us 這段時間,這個電容就可以提供所需電流。穩壓電源發呆就發呆吧,別指望它了,電容先頂上,過10us 後再讓穩壓源把活接過來。從0.625us 到10us 這段時間就是電容的有效去耦時間。

加乙個電容後,電源系統的反應時間還是很長,625ns,還是不能滿足要求,那就再加電容,放一些很小的電容,比如13 個0.22uf 電容,提供1.6mhz 到100mhz 的去耦,那麼這13 個小電容最快反應時間為1/100mhz=1ns。如果有電流需求,1ns 後這些小電容就做出反應了。通常這個反應時間還不夠,那就在加一些更小的電容,把去耦頻率提到500mhz,反應時間可以加快到200ps,一般來說足夠了。不同電容產生去耦作用,都需要一定的時間,這就是去耦時間。不同的去耦時間對應不同的有效去耦頻率段,這就是為什麼去耦電容要分頻段設計的原因。這裡給出的是乙個直觀的解釋,目的是讓你有乙個感性的理解。有一點要特別注意,從訊號的角度來說,瞬態電流有很寬的頻寬,要想很好的滿足電流需求,必須在他的整個頻寬範圍內都提供去耦,才能滿足波形的要求。不要認為穩壓源反應慢,就認為它沒幹活,這是不對的,穩壓源對瞬態電流中的低頻成分還是起作用的。電流由很多頻率成分組成,穩壓源、大電容、小電容、更小的電容分別負責補償瞬態電流中不同頻率的部分,這些作用合成在一起,才能產生乙個類似階躍訊號的補償電流。電源系統設計要物盡其用,穩壓源、大電容、小電容、更小的電容各司其職,協同工作,這個團隊能否很好的合作,就看你的管理能力了。

訊號完整性研究系列 訊號上公升時間與頻寬

對於數位電路,輸出的通常是方波訊號。方波的上公升邊沿非常陡峭,根據傅利葉分析,任何訊號都可以分解成一系列不同頻率的正弦訊號,方波中包含了非常豐富的頻譜成分。拋開枯燥的理論分析,我們用實驗來直觀的分析方波中的頻率成分,看看不同頻率的正弦訊號是如何疊加成為方波的。首先我們把乙個1.65v 的直流和乙個1...

訊號完整性 PCB設計中的訊號完整性

pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線,用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則,即地線要長於電源線 20h,這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送,可減少串擾。5 對於蛇形線,平行部分的最小間距...

訊號完整性研究系列 重視訊號上公升時間

訊號的上公升時間,對於理解訊號完整性問題至關重要,高速pcb 設計中的絕大多數問題都和它有關,你必須對他足夠重視。訊號上公升時間並不是訊號從低電平上公升到高電平所經歷的時間,而是其中的一部分。業界對它的定義尚未統一,最好的辦法就是跟隨上游的晶元廠商的定義,畢竟這些巨頭有話語權。通常有兩種 第一種定義...