從不同的角度分析，可以得到不同的劃分形式，如從主從關係上分，則有主模式、從模式。如果從一次傳輸資料的位寬上分析，則有序列模式、和並行模式。（另外還有jtag模式），模式的選擇是由fpga上的m0、m1、m2完成。因此，可以組合出多種不同的模式，如主序列模式、主並模式、從串模式、從並模式。其中，區分主與從的關鍵在於fpga的時鐘**。
（1） 主串模式
（2） 從串模式
（3） 主並模式
（4） 從並模式
（5） jtag模式
基於以上配置模式，其中應用最廣泛的是主串配置模式。主串配置關鍵3點，jtag鏈的完整性、電源電壓的適配性、以及cclk的訊號。
（1） jtag鏈的完整性
jtag鏈完整性指的是將jtag聯結器、fpga、prom的tms、tck連在一起，並且保證從jtag聯結器tdi到其tdo之間，形成jtag聯結器的「tdi →(tdi~tdo) → (tdi~tdo) → jtag聯結器tdo」的閉合迴路，其中(tdi~tdo) 為fpga或者prom晶元自身的一對輸入、輸出管腳。可以根據需要調換fpga和prom的位置，使任乙個成為鏈首晶元。
（2） 電源電壓的適配性
電源電壓的適配性是指，通訊雙方fpga與prom的電平電壓需要保持一致，即vcco_2（bank2電壓）與prom的vcco一致，且通常都是2.5v。
prom晶元xcf01/2/4s的三種電壓定義如下：
l vccint:核心電壓
l vccj：jtag管腳電壓
l vcco：輸出管腳電壓
（3） cclk訊號
是jtag資料傳輸時的時鐘訊號，開始時以最低頻率開始工作，如果沒有指定會不斷上公升頻率，直到達到最大值。如下
關於 m0m1m2的詳細說明可參見下表
參考資料
〈1〉
〈2〉 （有一些經典的配置電路圖，建議仔細研究）
Xilinx FPGA的配置流程
儘管fpga的配置模式各不相同，但整個配置過程中fpga的工作流程是一致的，分為三個部分 設定 載入 啟動。有多種方式使fpga的配置進入這一過程。在上電時，電壓達到fpga要求之前，fpga的上電復位模組將使fpga保持在復位狀態 外部控制prog b引腳出現乙個低脈衝也可以使fpga保持在復位狀...
從設定 載入 啟動看Xilinx FPGA配置流程
儘管fpga的配置模式各不相同，但整個配置過程中fpga的工作流程是一致的，分為三個部分 設定 載入 啟動。復位結束配置開始 有多種方式使fpga的配置進入這一過程。在上電時，電壓達到fpga要求之前，fpga的上電復位模組將使fpga保持在復位狀態 外部控制prog b引腳出現乙個低脈衝也可以使f...
Xilinx FPGA的上電配置過程 高階篇
總結xilinx fpga的上電模式可以分為以下4型別 主模式 從模式 jtag模式 除錯模式 系統模式 多片配置模式 典型的主模式都是載入片外非易失 斷電不丟資料 性儲存器中的配置位元流，配置所需的時鐘訊號 稱為cclk 由fpga內部產生，且fpga控制整個配置過程。在主模式下，fpga上電後，...