總結xilinx fpga的上電模式可以分為以下4型別：
主模式
從模式
jtag模式（除錯模式）
系統模式（多片配置模式）
典型的主模式都是載入片外非易失( 斷電不丟資料) 性儲存器中的配置位元流，配置所需的時鐘訊號( 稱為cclk) 由fpga內部產生，且fpga控制整個配置過程。
在主模式下，fpga上電後，自動將配置資料從相應的外儲存器讀入到sram中，實現內部結構對映；主模式根據位元流的位寬又可以分為：序列模式( 單位元流) 和並行模式( 位元組寬度位元流) 兩大類。如：主序列模式、主spi flash 序列模式、主並行模式等
在jtag模式中，pc和fpga通訊的時鐘為jtag介面的tclk，資料直接從tdi進入fpga，完成相應功能的配置。
為了解決大規模fpga的配置問題，賽靈思公司推出了系統級的system ace(advanced configuration environment) 解決方案。system ace可在乙個系統內，甚至在多個板上，對賽靈思的所有fpga進行配置，使用flash儲存卡或微硬碟儲存配置資料，通過system ace控制器把資料配置到fpga中。
附：system ace的cf(compact flash) 模式
system ace cf儲存裝置包括賽靈思的ace flash卡或其它廠家的compact flash卡以及ibm的微硬碟。compact flash卡的容量為32mb~4gb，微硬碟的容量為2gb~6gb，至少可配置數百片fpga晶元。
system ace cf控制器提供了儲存單元和fpga器件之間的介面，pc和儲存器的標準jtag介面。控制器晶元預設的配置模式也是通過邊界掃瞄的方式將資料配置到fpga 鏈中，同樣可由邊界掃瞄鏈的測試和程式設計介面來輔助進行系統原形的除錯。
Xilinx FPGA的配置流程
儘管fpga的配置模式各不相同，但整個配置過程中fpga的工作流程是一致的，分為三個部分 設定 載入 啟動。有多種方式使fpga的配置進入這一過程。在上電時，電壓達到fpga要求之前，fpga的上電復位模組將使fpga保持在復位狀態 外部控制prog b引腳出現乙個低脈衝也可以使fpga保持在復位狀...
xilinx FPGA 配置原理
從不同的角度分析，可以得到不同的劃分形式，如從主從關係上分，則有主模式 從模式。如果從一次傳輸資料的位寬上分析，則有序列模式 和並行模式。另外還有jtag模式 模式的選擇是由fpga上的m0 m1 m2完成。因此，可以組合出多種不同的模式，如主序列模式 主並模式 從串模式 從並模式。其中，區分主與從...
在Xilinx FPGA上快速實現JESD204B
jesd204是一種連線資料轉換器 adc和dac 和邏輯器件的高速序列介面，該標準的 b 修訂版支援高達 12.5 gbps序列資料速率，並可確保 jesd204 鏈路具有可重複的確定性延遲。隨著轉換器的速度和解析度不斷提公升，jesd204b介面在adi高速轉換器和整合rf收發器中也變得更為常見...