1 理論知識
1.1 匯流排發展
1、isa匯流排。工業標準架構匯流排(isa)，傳輸速率為16mbps，擴充套件isa(eisa)，傳輸速率為32mbps；
2、pci匯流排。第一版：pci匯流排，工作頻率33mhz，資料位寬32bit，傳輸速率為133mbps。 第二版：pci匯流排，工作頻率33mhz，資料位寬64bit，傳輸速率為266mbps。第三版：pci匯流排，工作頻率66mhz，資料位寬64bit，傳輸速率為532mbps。
3、pcix匯流排。第一版：pcix匯流排，工作頻率133mhz，資料位寬64bit，傳輸速率為1.066gbps。第二版：pcix匯流排，工作頻率133mhz，資料位寬64bit，傳輸速率為2.1gbps。第一版：pcix匯流排，工作頻率1066mhz，資料位寬64bit，傳輸速率為8.4gbps（沒有成功）。
4、pcie匯流排。3gio改名為pci express1.0，x1模式，傳輸速率為2.5gbps。pci express2.0，x1模式，傳輸速率為5gbps。pci express3.0，x1模式，傳輸速率為8gbps。鑑於pcie在此類應用中的廣泛使用以及越來越大的頻寬需求，pci-sig產業聯盟最近宣布了最新規範pcie 5.0，它把資料速率提高到32gt/s，並使鏈路頻寬增加一倍，從6
基於xilinx FPGA實現LZW壓縮演算法
1 lzw演算法簡介 資料壓縮分為有失真壓縮和無失真壓縮。有失真壓縮是對壓縮後的資料進行重構 解壓縮 重構後的資料與原來的資料有所不同，換來了大的壓縮比。無失真壓縮指對壓縮後的資料進行重構 重構後的資料與原來的資料完全相同。這裡只介紹lzw無失真壓縮和解壓縮演算法。lzw壓縮演算法是一種通用的無失真...
XILINX FPGA實現定點轉浮點
1 小數的表達 參考 x表示實際的數 乙個浮點數 q表示它的qn型定點小數 乙個整數 q int x 2 n x float q 2 n 以q12為例 假設定點小數用16位二進位制表達，最高位是符號位，那麼有效位就是15位。小數點之後可以有0 15位。我們把小數點之後有n位叫做qn，例如小數點之後有...
在Xilinx FPGA上快速實現JESD204B
jesd204是一種連線資料轉換器 adc和dac 和邏輯器件的高速序列介面，該標準的 b 修訂版支援高達 12.5 gbps序列資料速率，並可確保 jesd204 鏈路具有可重複的確定性延遲。隨著轉換器的速度和解析度不斷提公升，jesd204b介面在adi高速轉換器和整合rf收發器中也變得更為常見...