儘管fpga的配置模式各不相同，但整個配置過程中fpga的工作流程是一致的，分為三個部分：設定、載入、啟動。
復位結束配置開始
有多種方式使fpga的配置進入這一過程。在上電時，電壓達到fpga要求之前，fpga的上電復位模組將使fpga保持在復位狀態;外部控制prog_b引腳出現乙個低脈衝也可以使fpga保持在復位狀態。
清除配置儲存內容
這一步稱為初始化，當fpga復位結束，配置儲存器的內容會被自動清除。在這個步驟中，除配置專用介面外，fpga i/o均被置於高阻態。在整個初始化過程中，init_b引腳被置低並在初始化結束後恢復高電平。如果init_b訊號在外部被拉低，fpga將一直停留在初始化狀態。注意prog_b訊號的脈寬不能太窄。
取樣控制訊號
初始化結束後，init_b訊號回到高電平。fpga開始採集模式選擇引腳m[1:0]和變數選擇引腳vs。如果為主動模式，fpga很快就會給出有效的cclk。vs訊號只在主動bpi及其spi模式中生效。此時，fpga開始在配置時鐘的上公升沿對配置資料進行取樣。
同步化
每乙個fpga配置資料流都有乙個同步頭，它是一段特殊的同步字。同步字主要用於幫助fpga確定正確的資料位置。同步字之前的配置資料都會被fpga忽略，也就是fpga僅僅在同步化之後才正式開始接收配置資料。一般而言，同步字都是由0/1數目相同的二進位制數組成的，如spartan3為aa995566。
id檢查
fpga同步化後，會自動檢測配置流中的器件id和目標器件id是否一致。這一步確保了fpga不會被錯誤的配置流誤配置。
32位的id中包含了28位的特徵值和4位掩碼。特徵值包括廠商資訊，器件族，器件規模等。當器件id檢查遇到問題時，fpga會將內部暫存器的第一位id_err置高，軟體也會顯示錯誤資訊。
載入配置內容
在id檢查順利通過後，fpga開始載入配置資料。
crc校驗
在載入資料過程中，fpga會對每一幀資料進行crc校驗。如果失敗，fpga會將init_b訊號拉低並終止配置過程。
啟動序列
fpga配置資料載入完後，fpga進入啟動序列。啟動序列事件的預設順序為先釋放done引腳，然後啟用i/o，最後啟動寫使能。實際使用中，可以通過bitgen引數對啟動順序進行設定來滿足不同的需求。
bat設定瀏覽器啟動載入頁面
目的 現有一套認證系統,當主機長時間不產生資料流量後會強制主機下線,故定期重新整理頁面防止主機被強制下線,編寫啟動bat指令碼新增進啟動項管理.echo off if exist c users user desktop flush.html 用 errorlevel,0為成功,1為不成功 判斷一條...
如何設定Fedora預設從文字模式啟動
在網上找到資料顯示fedora 15 不包含15 以前的版本的預設啟動時使用inittab檔案進行配置的，但是fedora 15及以後的版本已經不使用 etc inittab檔案，如果使用vi開啟會得到如下結果 在此我就不進行翻譯了，看不懂的請跟著我做下面步驟。rm etc systemd syst...
linux設定啟動載入動態鏈結庫目錄
linux下安裝完後oracle客戶端後呼叫oci，編譯沒有問題，執行時發現 cannot open shared object file libclntsh.so.10.1 no such file or directory 經過查詢發現是oracle的路徑沒有設定 輸入 locate libcl...