sram的型號：issi is61lv25616 -10tl
以上是資料手冊上的。
對sram的認識：sram不需要重新整理電路即能儲存它內部儲存的資料。而dram（dynamic random access memory)每隔一段時間，要重新整理充電一次，否則內部的資料即會消失，因此sram具有較高的效能，但是sram也有它的缺點，即它的整合度較低，相同容量的dram記憶體可以設計為較小的體積，但是sram卻需要很大的體積，且功耗較大。所以在主機板上sram儲存器要占用一部分面積。
優點，速度快，不必配合記憶體重新整理電路，可提高整體的工作效率。
缺點，整合度低，掉電不能儲存資料，功耗較大，相同的容量體積較大，而且**較高，少量用於關鍵性系統以提高效率
。接下來的關鍵是如何操作讀寫sram。主要是參考黑金動力區的建模篇使我對於時序的時序有了一定的提高。以下是rtl圖：
這裡有三個模組：乙個是sram_read_module（對sram讀時序的具體實現） ,sram_write_module(對sram寫時序的具體實現），sram_control_module（控制sram讀寫操作）。此時可以看到我只是寫了框架：頂層的inout，和一些連線。因此輸出都是gnd。那我如何驗證對sram讀寫的正確性呢？我使用的辦法是，通過uart。通過uart傳送資料，寫入sram。然後讀sram，再通過uart發出。2014-11-13進行中。。。。。。。。。。。。。。
到現在2014-11-16sram的讀寫已經實現。但是具體的fpga實現**不好加，那看看rtl。
串列埠除錯助手截圖：
從上圖可以看出：會有乙個位元組的不對，那是因為sram的讀寫是16bit，如果寫入的是單個位元組數就會有乙個沒有寫入到ram中。但是，到此可以確定sram的讀寫是沒有問題的。
HBase寫和讀的機制
預設情況下，執行寫入時會寫到兩個地方 預寫式日誌 write ahead log,也稱hlog 和menstore。hbase預設方式是把寫入動作記錄在這兩個地方，以保證資料持久化。只有當這兩個地方的變化資訊都寫入並確認後，才認為寫動作完成。memstore是記憶體裡的寫入緩衝區，hbase中資料在...
Python基本讀和寫
f open r e out.txt w while true r input pls.enter strings if r exit break f.write r f.close 有open就一定要有close，且在同一級別縮行要相等 if判斷語句一定要有 這個是清空操作 結尾需要加exit結束...
SRAM儲存器寫操作分析
目前針對不同的應用市場，sram產品的技術發展已經呈現出了兩大趨勢 一是向高效能通訊網路所需的高速器件發展，由於讀寫速度快，sram儲存器被用作計算機中的快取記憶體，提高它的讀寫速度對於充分發揮微處理器的優勢，改善處理器效能有著積極的意義。另乙個是降低功耗，以適應蓬勃發展的可攜式應用市場。英尚微介紹...