自從美國intel公司2023年設計製造出4位微處a理器晶元以來，在20多年時間內，cpu從intel4004、80286、80386、80486發展到pentium和pentiumⅱ，數字從4位、8位、16位、32位發展到64位;主頻從幾兆到今天的400mhz以上，接近ghz;cpu晶元裡整合的電晶體數由2000個躍公升到500萬個以上;半導體製造技術的規模由ssi、msi、lsi、vlsi達到 ulsi。封裝的輸入/輸出（i/o）引腳從幾十根，逐漸增加到幾百根，下世紀初可能達2千根。這一切真是乙個翻天覆地的變化。
對於cpu，讀者已經很熟悉了，286、386、486、pentium、pentium ⅱ、celeron、k6、k6-2 ……相信您可以如數家珍似地列出一長串。但談到cpu和其他大規模積體電路的封裝，知道的人未必很多。所謂封裝是指安裝半導體積體電路晶元用的外殼，它不僅起著安放、固定、密封、保護晶元和增強電熱效能的作用，而且還是溝通晶元內部世界與外部電路的橋梁——晶元上的接點用導線連線到封裝外殼的引腳上，這些引腳又通過印製板上的導線與其他器件建立連線。因此，封裝對cpu和其他lsi積體電路都起著重要的作用。新一代cpu的出現常常伴隨著新的封裝形式的使用。
晶元的封裝技術已經歷了好幾代的變遷，從dip、qfp、pga、bga到csp再到mcm，技術指標一代比一代先進，包括晶元面積與封裝面積之比越來越接近於1，適用頻率越來越高，耐溫性能越來越好，引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。
下面將對具體的封裝形式作詳細說明
一、dip封裝
70年代流行的是雙列直插封裝，簡稱dip(dual in-line package)。dip封裝結構具有以下特點:
1、適合pcb的穿孔安裝；2、比to型封裝易於對pcb佈線；3、操作方便。
dip封裝結構形式有：多層陶瓷雙列直插式dip，單層陶瓷雙列直插式dip，引線框架式dip（含玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式）。
衡量乙個晶元封裝技術先進與否的重要指標是晶元面積與封裝面積之比，這個比值越接近1越好。以採用40根i/o引腳塑料包封雙列直插式封裝(pdip)的cpu為例，其晶元面積/封裝面積=3×3/15.24×50=1：86,離1相差很遠。不難看出，這種封裝尺寸遠比晶元大，說明封裝效率很低，占去了很多有效安裝面積。
intel公司這期間的cpu如8086、80286都採用pdip封裝。
二、晶元載體封裝
80年代出現了晶元載體封裝，其中有陶瓷無引線晶元載體lccc(leadless ceramic chip carrier)、塑料有引線晶元載體plcc(plastic leaded chip carrier)、小尺寸封裝sop(small outline package)、塑料四邊引出扁平封裝pqfp(plastic quad flat package)，封裝結構形式如圖3、圖4和圖5所示。
以0.5mm焊區中心距，208根i/o引腳的qfp封裝的cpu為例，外形尺寸28×28mm，晶元尺寸10×10mm，則晶元面積/封裝面積=10×10/28×28=1：7.8，由此可見qfp比dip的封裝尺寸大大減小。qfp的特點是：
1、適合用smt表面安裝技術在pcb上安裝佈線； 2、封裝外形尺寸小，寄生引數減小，適合高頻應用；3、操作方便，4.可靠性高。
在這期間，intel公司的cpu，如intel 80386就採用塑料四邊引出扁平封裝pqfp。
三、bga封裝
90年代隨著整合技術的進步、裝置的改進和深亞微公尺技術的使用，lsi、vlsi、ulsi相繼出現，矽單晶元整合度不斷提高，對積體電路封裝要求更加嚴格，i/o引腳數急劇增加，功耗也隨之增大。為滿足發展的需要，在原有封裝品種基礎上，又增添了新的品種——球柵陣列封裝，簡稱bga(ball grid array package)。
bga一出現便成為cpu、南北橋等vlsi晶元的高密度、高效能、多功能及高i/o引腳封裝的最佳選擇。其特點有：
1、i/o引腳數雖然增多，但引腳間距遠大於qfp，從而提高了組裝成品率；2、雖然它的功耗增加，但bga能用可控塌陷晶元法焊接，簡稱c4焊接。
從而可以改善它的電熱效能:3.厚度比qfp減少1/2以上，重量減輕3/4以上;4.寄生引數減小，訊號傳輸延遲小，使用頻率大大提高;5.組裝可用共面焊接，可靠性高;6.bga封裝仍與qfp、pga一樣，占用基板面積過大：
intel公司對這種整合度很高(單晶元裡達300萬只以上電晶體)，功耗很大的cpu晶元，如pentium、pentium pro、pentiumⅱ採用陶瓷針柵陣列封裝cpga和陶瓷球柵陣列封裝cbga，並在外殼上安裝微型排風扇散熱，從而達到電路的穩定可靠工作。
四、面向未來新的封裝技術
bga封裝比qfp先進，更比pga好，但它的晶元面積/封裝面積的比值仍很低。
tessera公司在bga基礎上做了改進，研製出另一種稱為μbga的封裝技術，按0.5mm焊區中心距，晶元面積/封裝面積的比為1:4，比bga前進了一大步。
2023年9月日本三菱電氣研究出一種晶元面積/封裝面積=1:1.1的封裝結構，其封裝外形尺寸只比裸晶元大一點點。也就是說，單個ic晶元有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為晶元尺寸封裝，簡稱csp(chip size package或chip scale package)。csp封裝具有以下特點：
1、滿足了lsi晶元引出腳不斷增加的需要；2.解決了ic裸晶元不能進行交流引數測試和老化篩選的問題；3.封裝面積縮小到bga的1/4至1/10，延遲時間縮小到極短。
曾有人想，當單晶元一時還達不到多種晶元的整合度時，能否將高整合度、高效能、高可靠的csp晶元(用lsi或ic)和專用積體電路晶元(asic)在高密度多層互聯基板上用表面安裝技術(smt)組裝成為多種多樣電子元件、子系統或系統。由這種想法產生出多晶元組件mcm(multi chip model)。它將對現代化的計算機、自動化、通訊業等領域產生重大影響。mcm的特點有：
1、封裝延遲時間縮小，易於實現元件高速化；2、縮小整機/元件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3；3、可靠性大大提高。
隨著lsi設計技術和工藝的進步及深亞微公尺技術和微細化縮小晶元尺寸等技術的使用，人們產生了將多個lsi晶元組裝在乙個精密多層佈線的外殼內形成mcm產品的想法。進一步又產生另一種想法:把多種晶元的電路整合在乙個大圓片上，從而又導致了封裝由單個小晶元級轉向矽圓片級(wafer level)封裝的變革，由此引出系統級晶元soc(system on chip)和電腦級晶元pcoc(pc on chip)。
隨著cpu和其他ulsi電路的進步，積體電路的封裝形式也將有相應的發展，而封裝形式的進步又將反過來促成晶元技術向前發展。
晶元封裝技術介紹
摘錄自 http blog.ednchina.com sdjntl 一 dip雙列直插式封裝 dip dualin line package 是指採用雙列直插形式封裝的積體電路晶元，絕大多數中小規模積體電路 ic 均採用這種封裝形式，其引腳數一般不超過100個。採用dip封裝的cpu晶元有兩排引腳，...
晶元封裝技術知多少
我們經常聽說某某晶元採用什麼什麼的封裝方式,在我們的電腦中,存在著各種各樣不同處理晶元,那麼,它們又是是採用何種封裝形式呢？並且這些封裝形式又有什麼樣的技術特點以及優越性呢？那麼就請看看下面的這篇文章,將為你介紹個中晶元封裝形式的特點和優點。一 dip雙列直插式封裝 dip dualin line ...
晶元封裝介紹
1.dip封裝 dip封裝 dual in line package 也叫雙列直插式封裝技術，指採用雙列直插形式封裝的積體電路晶元，絕大多數中小規模積體電路均採用這種封裝形式，其引腳數一般不超過100。dip封裝的cpu晶元有兩排引腳，需要插入到具有dip結構的晶元插座上。當然，也可以直接插在有相同...