選擇distributed memory generator和block memorygenerator標準：
dram和bram差別：
1、bram 的輸出須要時鐘，dram在給出位址後既可輸出資料。
2、bram有較大的儲存空間。是fpga定製的ram資源；而dram是邏輯單元拼出來的。浪費lut資源
3、dram使用更靈活方便些
補充：在xilinx asynchronous fifo core的使用時，有兩種ram可供選擇，block memory和distributed memory。
區別在於，前者是使用fpga中的整塊雙口ram資源，而後者則是拼湊起fpga中的查詢表形成。
1、較大的儲存應用，建議用bram；零星的小ram，一般就用dram。但這僅僅是個一般原則，詳細的使用得看整個設計中資源的冗餘度和效能要求
2、dram能夠是純組合邏輯，即給出位址立即出資料。也能夠加上register變成有時鐘的ram。而bram一定是有時鐘的。
3、假設要產生大的fifo或timing要求較高，就用blockram。
否則，就能夠用distributed ram。
塊ram是比較大塊的ram。即使用了它的一小部分，那麼整個block ram就不能再用了。
所以。當您要用的ram是小的。時序要求不高的要用distributed ram。節省資源。
fpga中的資源位置是固定的，比如bram就是一列一列分布的。這就可能造成使用者邏輯和bram之間的route延時比較長。舉個最簡單的樣例，在大規模fpga中，假設用光全部的bram。效能通常會下降，甚至出現route不通的情況，就是這個原因。
bram和dram的區別
選擇distributed memory generator和block memorygenerator標準 dram和bram區別 1 bram 的輸出需要時鐘，dram在給出位址後既可輸出資料。2 bram有較大的儲存空間，是fpga定製的ram資源 而dram是邏輯單元拼出來的，浪費lut資源...
BRAM和DRAM區別及問答彙總
xilinx spartan3an系列fpga 乙個clb包含4個slice，其中左邊兩個slice可用於儲存 移位暫存器和邏輯配置，稱為slicem 右邊的兩個slice只能用於邏輯組合，稱為slicel。每個slice中有2個lut，2個儲存單元，多路復用器，進製鏈等。乙個lut和乙個儲存單元稱...
FPGA中競爭和冒險現象
冒險往往會影響到邏輯電路的穩定性。時鐘埠 清零和置位埠對毛刺訊號十分敏感，任何一點毛刺都可能會使系統出錯，因此判斷邏輯電路中是否存在冒險以及如何避免冒險是設計人員必須要考慮的問題。如何處理毛刺 通過改變設計，破壞毛刺產生的條件，來減少毛刺的發生。例如，在數位電路設計中，常常採用格雷碼計數器取代普通的...