1、實現統一功能電路模組中的元件應採用就近集中原則，同時數位電路和模擬電路分開;
2、定位孔、標準孔等非安裝孔周圍1.27mm 內不得貼裝元、器件，螺釘等安裝孔周圍3.5mm(對於m2.5)、4mm(對於m3)內不得貼裝元器件;
3、 臥裝電阻、電感(外掛程式)、電解電容等元件的下方避免布過孔，以免波峰焊後過孔與元件殼體短路;
4、 元器件的外側距板邊的距離為5mm；
5、貼裝元件焊盤的外側與相鄰插裝元件的外側距離大於2mm;
6、金屬殼體元器件和金屬件(遮蔽盒等)不能與其它元器件相碰，不能緊貼印製線、焊盤，其間距應大於2mm。定位孔、緊韌體安裝孔、橢圓孔及板中其它方孔外側距板邊的尺寸大於3mm;
4、 發熱元件不能緊鄰導線和熱敏元件;高熱器件要均衡分布;
5、所有ic元件單邊對齊（貼片單邊對齊，字元方向一致，封裝方向一致；），有極性元件極性標示明確，同一印製板上極性標示不得多於兩個方向，出現兩個方向時，兩個方向互相垂直，有極性的器件在以同一板上的極性標示方向盡量保持一致；
6、板麵佈線應疏密得當，當疏密差別太大時應以網狀銅箔填充，網格大於8mil(或0.2mm);
7、貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊。重要訊號線不准從插座腳間穿過;
佈線規則：
1、畫定佈線區域距pcb板邊≤1mm的區域內，以及安裝孔周圍1mm內，禁止佈線；
2、電源線盡可能的寬，不應低於20mil;訊號線寬不應低於12mil;cpu入出線不應低於10mil(或8mil);線間距不低於8mil;
3、注意電源線與地線應盡可能呈放射狀，以及訊號線不能出現回環走線；
4、元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬訊號部分，高速數位電路部分，雜訊源部分(如繼電器，大電流開關等)這三部分合理地分開，使相互間的訊號耦合為最小。
5 用好去耦電容。
好的高頻去耦電容可以去除高到1ghz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個積體電路的電源，地之間都要加乙個去耦電容。去耦電容有兩個作用：一方面是本積體電路的蓄能電容，提供和吸收該積體電路開門關門瞬間的充放電能;另一方面旁路掉該器件的高頻雜訊。數位電路中典型的去耦電容為0.1uf的去耦電容有5nh分布電感，它的並行共振頻率大約在7mhz左右，也就是說對於10mhz以下的雜訊有較好的去耦作用，對40mhz以上的雜訊幾乎不起作用。
1uf，10uf電容，並行共振頻率在20mhz以上，去除高頻率雜訊的效果要好一些。在電源進入印刷板的地方和乙個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。
每10片左右的積體電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取並不嚴格，可按c=1/f計算;即10mhz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。
6、降低雜訊與電磁干擾：
(1) 能用低速晶元就不用高速的，高速晶元用在關鍵地方。
(2) 可用串乙個電阻的辦法，降低控制電路上下沿跳變速率。
(3) 盡量為繼電器等提供某種形式的阻尼。
(4) 使用滿足系統要求的最低頻率時鐘。
(5) 時鐘產生器盡量*近到用該時鐘的器件。石英晶體振盪器外殼要接地。
(6) 用地線將時鐘區圈起來，時鐘線盡量短。
(7) i/o驅動電路盡量*近印刷板邊，讓其盡快離開印刷板。對進入印製板的訊號要加濾波，從高雜訊區來的訊號也要加濾波，同時用串終端電阻的辦法，減小訊號反射。
(8) mcd無用端要接高，或接地，或定義成輸出端，積體電路上該接電源地的端都要接，不要懸空。
(9) 閒置不用的閘電路輸入端不要懸空，閒置不用的運放正輸入端接地，負輸入端接輸出端。
(10) 印製板盡量使用45折線而不用90折線佈線以減小高頻訊號對外的發射與耦合。
(11) 印製板按頻率和電流開關特性分割槽，雜訊元件與非雜訊元件要距離再遠一些。
(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
(13) 時鐘、匯流排、片選訊號要遠離i/o線和接外掛程式。
(14) 模擬電壓輸入線、參考電壓端要盡量遠離數位電路訊號線，特別是時鐘。
(15) 時鐘線垂直於i/o線比平行i/o線干擾小，時鐘元件引腳遠離i/o電纜。
(17) 元件引腳盡量短，去耦電容引腳盡量短。
(18) 關鍵的線要盡量粗，並在兩邊加上保護地。高速線要短要直。
(19) 對雜訊敏感的線不要與大電流，高速開關線平行。
(20) 石英晶體下面以及對雜訊敏感的器件下面不要走線。
(21) 弱訊號電路，低頻電路周圍不要形成電流環路。
(22) 任何訊號都不要形成環路，如不可避免，讓環路區盡量小。
(23) 每個積體電路乙個去耦電容。每個電解電容邊上都要加乙個小的高頻旁路電容。
(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。
PCB布局設計技巧及注意事項
pcb布局設計中格點的設定技巧 設計在不同階段需要進行不同的各點設定，在布局階段可以採用大格點進行器件布局 對於ic 非定位接外掛程式等大器件，可以選用50 100mil的格點精度進行布局，而對於電阻電容和電感等無源小器件，可採用25mil的格點進行布局。大格點的精度有利於器件的對齊和布局的美觀。p...
畫PCB注意事項
模擬與數字分開，一般數位電路的抗干擾能力強，ttl 電路的雜訊容限為 0.4 0.6v cmos 數位電路的雜訊容限為電源電壓的 0.3 0.45 倍，而模擬電路部分只要有微伏級的雜訊，就足以使其工作不正常。所以兩類電路應該分開布局和佈線。高頻與低頻分開，高電壓與低電壓分開，大電流導線有足夠的寬度，...
PCB繪製注意事項
怎樣一次性修改pcb過孔大小 2011 09 08 17 53 guyuan235 分類 工程技術科學 瀏覽2859次 分享到 2011 09 08 18 00 提問者採納 pads中,在setup pad stacks via直接修改 ad中,用shift f選via,批量改 protel99中,...