(1)微帶(microstrip)和帶狀線(stripline)佈線。
微帶線是用電介質分隔的參考平面(gnd或vcc)的外層訊號層上的佈線，這樣能使延遲最小；帶狀線則在兩個參考平面(gnd或vcc)之間的內層訊號層佈線，這樣能獲得更大的容抗，更易於阻抗控制，使訊號更乾淨，如圖所示。
微帶線和帶狀線最佳佈線
(2)高速差分訊號對佈線。
高速差分訊號對佈線常用方法有邊沿耦合(edge coupled)的微帶(頂層)、邊沿耦合的帶狀線(內嵌訊號層，適合布高速serdes差分訊號對)和broadside耦合微帶等，如圖所示。
高速差分訊號對佈線
(3)旁路電容 (bypasscapacitor)。
旁路電容是乙個串聯阻抗非常低的小電容，主要用於濾除高速變換訊號中的高頻干擾。在fpga系統中主要應用的旁路電容有3種:高速系統(100mhz~1ghz)常用旁路電容範圍有0.01nf到10nf，一般布在距離vcc 1cm以內；中速系統(十幾兆赫茲100mhz)，常用旁路電容範圍為47nf到100nf鉭電容，一般布在vcc 3cm以內；低速系統(十幾兆赫茲以下)，常用旁路電容範圍為470nf到3300nf電容，在pcb上布局比較自由。
(4)電容最佳佈線。
電容佈線可遵循下列設計準則，如圖所示。
電容最佳佈線
(5)高速系統時鐘佈線要點。
(6)高速系統耦合與佈線注意事項。
(7)高速系統雜訊濾波注意事項。
(8)高速系統地彈(ground bounce)
PCB設計注意事項
在進行設計之前要將各種約束規則設定好。1 線和孔的間距要大一點。2 小訊號部分，注意保護。小訊號指的是小電流訊號 保護，通常是進行包地。晶振電路也屬於小訊號電路。晶振要緊靠晶元引腳放置，距離太遠容易出現干擾。對於四個引腳的電容，不要從中間穿插走線。避免短路。3電容的擺放應該起到應有的作用。例如，通訊...
畫PCB注意事項
模擬與數字分開，一般數位電路的抗干擾能力強，ttl 電路的雜訊容限為 0.4 0.6v cmos 數位電路的雜訊容限為電源電壓的 0.3 0.45 倍，而模擬電路部分只要有微伏級的雜訊，就足以使其工作不正常。所以兩類電路應該分開布局和佈線。高頻與低頻分開，高電壓與低電壓分開，大電流導線有足夠的寬度，...
PCB繪製注意事項
怎樣一次性修改pcb過孔大小 2011 09 08 17 53 guyuan235 分類 工程技術科學 瀏覽2859次 分享到 2011 09 08 18 00 提問者採納 pads中,在setup pad stacks via直接修改 ad中,用shift f選via,批量改 protel99中,...