這篇文章接上篇文章繼續講一下時序系統中時序分析，如下圖為乙個時序系統的典型結構：
那麼該系統的最大執行頻率是多少呢?計算公式如下：
fre_max=1/longest delay path
因此要計算系統的最大執行頻率，就需要找出系統總的最長路徑。而最長路徑處於下面這三條路徑當中：
1.clock to output delay: tc2q + tcomb_q2omax,其中tcomb_q2o指的是q輸出到任何輸出的最長路徑。
2.register to register delay:tc2q + tcomb_q2d max + tsetup，其中
tcomb_q2d max 指的是dff的q輸出到dff的d輸入的最長路徑。
3.pin to pin combination delay:tcomb_i2o max,指的就是輸入到輸出的最長的路徑，中間沒有任何dff的干擾。
一般情況下，時序系統的輸入輸出都會打進暫存器中，即如下圖所示的結構：
這種情況thold 需要滿足下面的式子：
tc2q + tpd min >=thold,一般情況下在時序電路中是很容易滿足這個等式的。
下面可以看乙個簡單的例子：切換頻率的計算，
如下圖所示：
上面說到的都是對於內部dff的分析，下面說一下對於外部輸入如何計算setup時間和hold時間，這個是有區別與內部dff的setup時間和hold時間的。
外部輸入會通過乙個pad驅動器緩衝，經過組合邏輯然後到達同步的輸入端d，如下圖所示：
這種情況下對於輸入din來說最壞的情況就是clk 先與din到達同步輸入端，因此其setup時間為：
din setup =tsu + tpddin max - tpdclk min,這裡的tpd如下圖中的虛線框圖所示：
而這種情況下對於hold 時間來講，最壞的情況就是資料din先到同步輸入端，而時鐘clk後到達同步輸入端，因此hold時間的計算方法如下：
din hold= thd + tpdclk max - tpddin min.
數位電路 時序電路實驗
一 實驗設計與程式 module shop y,ab,r,z,reset,clk input reset,clk 定義變數reset和時鐘 input 1 0 ab 投幣金額 output y,r,z 狀態，出貨標誌，退幣標誌 reg 2 0 y reg r,z always posedge clk...
數位電路中的時序分析 一）
最近在設計中遇到了亞穩態情況的處理，因此又回頭去看了一下數位電路中的時序分析，本篇文章主要講的就是數位電路中的時序分析。延時可以分成兩大類 一類是門延時 另一類的是d觸發器的延時。這兩類延時在時序電路分析中都要涉及到。首先我們來看一下門延時。門延時指的是構成門的電晶體在有限的時間內完成轉換，也就是當...
組合電路 時序電路在數位電路中的地位
我是文科出生，研究生階段才轉向計算機，中間有很長一段時間都只做軟體理論相關研究和一些具體的軟體專案，包括編譯器 電力系統監控器 軟體測試工具研發等 直到2009年，才開始陸陸續續接觸一些硬體專案，說是硬體專案，其實主要是一些嵌入式的專案，如世界盃前做的3g轉wifi和自己玩的一些小車和感測器等。在做...