最近在設計中遇到了亞穩態情況的處理，因此又回頭去看了一下數位電路中的時序分析，本篇文章主要講的就是數位電路中的時序分析。
延時可以分成兩大類：一類是門延時；另一類的是d觸發器的延時。這兩類延時在時序電路分析中都要涉及到。首先我們來看一下門延時。
門延時指的是構成門的電晶體在有限的時間內完成轉換，也就是當門的輸入變化時，輸出在有限的時間裡完成改變，這個改變所用的有限時間就是門延時，也就是傳播延時(propagation delay,後面縮寫為pd)。通常電晶體的尺寸越小，轉換就越快。
傳播延時分為兩類，tphl，指的是輸入改變時輸出由高到低；
tplh
指的是輸入改變時，輸出由低到高。這兩個時間均是在輸入的
50%和輸出的
50%處測量，如下圖所示：
下面講一下d觸發器的延時，對於乙個
d觸發器，需要關注的時序有三個方面：
1.c2q:指的是時鐘
c改變是，
q改變所需要的延時，屬於傳播延時
propagation delay.
這裡可以給出英文的定義，更恰切一些：the amount of time the synchronous input(d) must be stable before the active edge of clock
同樣給出英文定義：the amount of time the synchronous input(d) must be stable after the active edge of clock，如圖所示：
數位電路時序分析（二）
這篇文章接上篇文章繼續講一下時序系統中時序分析，如下圖為乙個時序系統的典型結構 那麼該系統的最大執行頻率是多少呢?計算公式如下 fre max 1 longest delay path 因此要計算系統的最大執行頻率，就需要找出系統總的最長路徑。而最長路徑處於下面這三條路徑當中 1.clock to ...
數位電路 時序電路實驗
一 實驗設計與程式 module shop y,ab,r,z,reset,clk input reset,clk 定義變數reset和時鐘 input 1 0 ab 投幣金額 output y,r,z 狀態，出貨標誌，退幣標誌 reg 2 0 y reg r,z always posedge clk...
組合電路 時序電路在數位電路中的地位
我是文科出生，研究生階段才轉向計算機，中間有很長一段時間都只做軟體理論相關研究和一些具體的軟體專案，包括編譯器 電力系統監控器 軟體測試工具研發等 直到2009年，才開始陸陸續續接觸一些硬體專案，說是硬體專案，其實主要是一些嵌入式的專案，如世界盃前做的3g轉wifi和自己玩的一些小車和感測器等。在做...