訊號的上公升時間，對於理解訊號完整性問題至關重要，高速pcb 設計中的絕大多數問題都和它有關，你必須對他足夠重視。
訊號上公升時間並不是訊號從低電平上公升到高電平所經歷的時間，而是其中的一部分。業界對它的定義尚未統一，最好的辦法就是跟隨上游的晶元廠商的定義，畢竟這些巨頭有話語權。通常有兩種：第一種定義為10-90 上公升時間，即訊號從高電平的10%上公升到90%所經歷的時間。另一種是20-80 上公升時間，即訊號從高電平的20%上公升到80%所經歷的時間。兩種都被採用，從ibis 模型中可看到這點。對於同一種波形，自然20-80 上公升時間要更短。
好了，只要了解這些就夠了。對於我們終端應用來說，精確的數字有時並不是很重要，而且這個數值晶元廠商通常也不會直接給我們列出，當然有些晶元可以從ibis 模型中大致估計這個值，不幸的是，不是每種晶元你都能找到ibis 模型。
重要的是我們必須建立這樣的概念：上公升時間對電路效能有重要的影響，只要小到某一範圍，就必須引起注意，哪怕是乙個很模糊的範圍。沒有必要精確定義這個範圍標準，也沒有實際意義。你只需記住，現在的晶元加工工藝使得這個時間很短，已經到了ps 級，你應該重視他的影響的時候了。
隨著訊號上公升時間的減小，反射、串擾、軌道塌陷、電磁輻射、地彈等問題變得更嚴重，雜訊問題更難於解決，上一代產品中設計方案在這一代產品中可能不適用了。
訊號上公升時間的減小，從頻譜分析的角度來說，相當於訊號頻寬的增加，也就是訊號中有更多的高頻分量，正是這些高頻分量才使得設計變得困難。互連線必須作為傳輸線來對待，從而產生了很多以前沒有的問題。
因此，學習訊號完整性，你必須有這樣的概念：訊號陡峭的上公升沿，是產生訊號完整性問題的罪魁禍首。
訊號完整性研究系列 訊號上公升時間與頻寬
對於數位電路，輸出的通常是方波訊號。方波的上公升邊沿非常陡峭，根據傅利葉分析，任何訊號都可以分解成一系列不同頻率的正弦訊號，方波中包含了非常豐富的頻譜成分。拋開枯燥的理論分析，我們用實驗來直觀的分析方波中的頻率成分，看看不同頻率的正弦訊號是如何疊加成為方波的。首先我們把乙個1.65v 的直流和乙個1...
訊號完整性研究系列 電容的去耦時間
在電源完整性設計一文中，推薦了一種基於目標阻抗 target impedance 的去耦電容設計方法。在這種方法中，從頻域的角度說明了電容選擇方法。把瞬態電流看成階躍訊號，因而有很寬的頻譜，去耦電容必須在這個很寬的頻譜內使電源系統阻抗低於目標阻抗 target impedance 電容的選擇是分頻段...
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...