在高速數字設計領域，訊號完整性(si，signal integrity)概念已經被提出來很多年了。而對可程式設計邏輯器件的設計工程師來說，往往對這個概念沒有引起足夠的重視。有的人甚至認為，做數字邏輯電路的設計跟這些知識沒有什麼直接關係，那就非常危險了。
任何危險，只要注意他，就可以設法避免他。
但事實上，設計工程師在設計過程中沒有給si足夠的重視，造成設計不穩定，導致功能無法實現，需要重新設計pcb的案例非常多。這裡，介紹一些si的概念，希望讀者能真正了解si，對其引起足夠的重視，這樣才能盡可能地避免pcb上si問題所帶來的麻煩。
所謂訊號完整性，就是要使訊號具有良好的物理特性(高低電平的閾值以及跳變沿的特性)，防止其產生訊號畸變，導致接收端無法識別。
在實際的系統中，經常聽到許許多多關於訊號完整性的問題，如反射(reflection)，振鈴(ringing)，開關雜訊(switching noise)，地彈(ground bounce)，衰減(attenuation)，串擾(cross talk)，容性負載(capacitive load)等。聽起來頭緒非常多，讓人防不勝防，但是仔細分析這些現象的起因，就可以很容易的把他們歸納為4類，即單一網路的訊號質量、電源和地雜訊、不同訊號線之間的串擾、系統的電磁干擾(emi)。
傳輸線效應
乙個訊號傳輸系統對輸入訊號的響應情況，取決於傳輸線長度與電流訊號的快慢。
在傳統的低速電路設計中，由於其傳輸的時間與訊號的電壓變化時間相比很小，pcb走線可以看作是乙個完美的電氣連線點。像中學物理課本中描述的一樣，可以認為電訊號的速度無窮大，瞬間可以傳遍整個導體，只要由一根銅線相連，就可以認為在所有的點看到的訊號變化一致。
但是在高速系統中，這種理想的互連線就成為工程師不斷追求但永遠也達不到的目標。在乙個訊號的傳輸過程中，如果訊號的邊沿時間足夠快，短與6倍的訊號傳導延時，那麼在訊號的傳輸過程中，傳輸媒介就會表現出傳輸線特性。
訊號在媒介上傳輸就像波浪在水中傳送一樣，會產生波動和反射等現象。
這裡需要提醒的乙個容易忽略的問題，任何從訊號源輸出到走線上的電流，都會返回到源端，因此，訊號不僅僅是在訊號線上傳輸，同時也是在參考平面(迴路)上傳輸，在訊號路徑和回路上的電流大小相等，方向相反。
訊號在走線上傳導的同時，訊號線和參考平面之間的電場也在逐步建立。下圖所示，乙個從0到1的訊號跳變在傳輸，訊號的跳變沿傳輸到**，**的電場就開始建立，訊號傳輸的快與慢實際上取決於電場建立的速度。
在訊號的傳輸過程中，在訊號到達的地方，訊號線和參考平面之間由於電場的建立，就會產生乙個瞬間的電流，如果傳輸線是各向同性的，那麼只要訊號在傳輸，就會時鐘存在乙個電流i，如果訊號的輸出電平為v，則在訊號傳輸過程中，傳輸線就會等效成乙個電阻，大小為v/i，把這個電阻值稱為傳輸線的特徵阻抗，z0，要格外注意的是，這個特徵阻抗是對交流訊號而言的，對直流訊號，傳輸線的電阻不是z0，而是遠遠小於這個值。
傳輸線特徵阻抗的值與訊號線和迴路的特性都密切相關。
訊號在傳輸過程中，如果傳輸路徑上的特徵阻抗發生變化，訊號就會在阻抗不連續的節點產生發射。
傳輸線的寬度變化，導致兩段走線的阻抗不一樣，在連線點處就存在阻抗不連續的問題，會使得入射訊號在此產生反射現象。
如上圖，vi表示入射波的電壓，vr表示反射波的電壓，vt表示沿著傳輸線繼續傳送的訊號電壓幅度，z1和z2是兩段不同的走線的特徵阻抗。vr和vi的關係滿足：
其中p為反射係數。從反射係數的定義可以分析出，如果z2大於z1，vr是正值，反之，vr為負值。設想一種極端情況，如果z2無窮大，，即z1傳輸線後面是完全開路的，這樣的話，p近似等於1，也就是說入射訊號被完全反射回來。
在實際系統中，一般來說，工程師總是盡量想辦法減少訊號在傳輸過程中的反射問題，因為訊號在傳輸線上來回反射對其並不是一件好事。
在實際系統中，也有利用反射機制的例項。例如，pci匯流排與其他的許多匯流排不同，它在匯流排的終端沒有匹配電阻，而是利用反射的機制實現其需要的時序。
在pcb設計過程中，造成傳輸線阻抗不連續的原因很多，如下：
導致阻抗不連續的原因很多，不勝列舉，在設計pcb時，必須注意保持傳輸線由始至終阻抗盡量連續，不要出現較大的改變，通常所說的「阻抗控制」就是這個意思。
另外，在訊號的終端，合理利用終端電阻吸收訊號，防止其反射，也是pcb設計中一項非常重要的工作。
訊號完整性概述
1.什麼是訊號完整性問題 2.訊號完整性問題的根源 3.設計方法流程 4.si設計的難點 5.si設計誤區 6.關於經驗法則 3w原則 線中心距不少於3倍線寬，減少訊號間串擾 20h原則 電源層相對於地層內縮20h，抑制邊緣輻射效應 五五規則 時鐘頻率到5mhz，則pcb板須採用多層板 訊號時鐘走內...
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...
訊號完整性 緒論
電路中危害是功率，常常說直流安全電壓是36v，交流時26v，不太正確。對物體造成危害的是功率，功率才會危害人 物體 高速電路設計中，考慮的是不是頻率，是上公升時間，由於有寄生電容和寄生電感，導致電路的波形經過導線傳輸後，波形的上公升時間發生改變 訊號在電路板的傳播速度不是光速 考慮介質的導電係數 微...