slack 的值通常用來表示設計是否滿足時序要求。同樣有setup slack 和 hold slack ，如果slack 的值為正，則表明設計可以滿足setup / hold time 要求，反之不滿足。
若setup slack 為正，表示data required time 在data arrival time之後，則一定滿足setup time 。反之，則不滿足setup time。
hold slack = data arrival time - data required time（hold）
（這裡的data arrival time = latch edge[next launch time] + tco +tdata）
若hold slack 為正，表示data arrival time 在data required time 之後，則一定滿足hold time。反之，則不滿足hold time 。
時鐘抖動
時鐘抖動是時鐘沿相對於其理想位置的偏移，時鐘抖動對slack 的值有貢獻。
如圖所示，紅色箭頭表示抖動時鐘沿。 若把時鐘抖動歸在始終分析之內，那麼：
setup time 還應加上tsetup』 ; hold time 還應加上 th』 。
slack 時鐘 時序分析的一些基本概念
時序分析是fpga設計中永恆的話題，也是fpga開發人員設計高階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。時鐘的時序特性主要分為抖動 jitter 偏移 skew 占空比失真 duty cycle distortion 3點。對於低速設計，基本不用考慮這些特徵 對於高速設計，由於時鐘本身的...
時序分析之IO約束
時序分析的基本原理 無圖，先略。io約束的基本原理 io約束有輸入延遲約束和輸出延遲約束。輸入延遲和輸出延遲約束的方法完全一致。因此，只需要了解輸入延遲的約束即可。輸入延遲的約束需要用到最基本的時序分析模型。由於編譯工具並不清楚io介面處的時序和相位關係。因此，不做時序約束的話，將可能導致不能正確的...
SPI時序分析
spi介面在模式0下輸出第一位資料的時刻 spi介面有四種不同的資料傳輸時序，取決於cpol和cphl這兩位的組合。圖1中表現了這四種時序，時序與cpol cphl的關係也可以從圖中看出。圖1cpol是用來決定sck時鐘訊號空閒時的電平，cpol 0，空閒電平為低電平，cpol 1時，空閒電平為高電...