Xilinx DDR IP詳解與時序分析

2021-08-17 08:18:50 字數 2802 閱讀 8021

ddr3:使用流程

一.  配置過程

1>首先找到ip核

2>選擇相容的**,這個ddr相容k7系列的三個**

3>選擇ddr3

4>配置工作時鐘部分

配置時鐘前我們先了解一下ddr3的ip核的時鐘關係,如下圖,共三個時鐘。ip核心的工作時鐘和參考時鐘,必須直接連在電路板上,不可由ip核分頻得到。

ip核的工作時鐘常用頻率:50m/200m(不必再選參考時鐘)

①:通過週期調整ddr3工作時鐘

②: 4:1和2:1部分,是選擇使用者的工作時鐘

4:1 表示在ddr3工作時鐘400m情況下使用者時鐘為100m

2:1 表示在ddr3工作時鐘400m的情況下使用者時鐘為200m

③:選擇ddr3器件型號

④:選擇資料的位寬,需要根據器件而定,比如64m*16bit=128m的ddr3晶元,掛兩片的位寬就是32bit

⑤:表示資料掩膜,與keep線類似。

⑥:ddr3的bank數量

5>配置ip核時鐘

①表示:ip核的工作時鐘,常用時鐘50m、200m(可以不選擇參考時鐘) 必須直連板子

②表示:資料順序

③表示:位址型別

6>繼續配置時鐘

①選擇系統時鐘的輸入方式:單端or差分

②選擇參考時鐘,如果選擇200m系統時鐘,可以不選參考時鐘直接使用系統時鐘作為參考時鐘

③選擇復位高低有效

7>該配置引腳了

8>配置引腳

分別為:訊號名稱(由原理圖決定)/bank號/byte號/引腳號/然後校對一下

分配參考時鐘引腳

二.  ip核引腳說明

引腳名稱

引腳方向

備註ddr3_addr

output

ddr3_ba

output

ddr3_cas_n

output

ddr3_ck_n

output

ddr3_ck_p

output

ddr3_cke

output

ddr3_ras_n

output

ddr3_reset_n

output

復位狀態訊號

ddr3_we_n

output

ddr3_dq

inout

ddr3_dqs_n

inout

ddr3_dqs_p

inout

init_calib_complete

output

初始化完成訊號

ddr3_cs_n

output

ddr3_dm

output

ddr3_odt

output

input

要操作位址每次step為8

input

寫000讀001

input

使能訊號

input

寫入的資料【255:0】

input

last

input

寫使能output

讀出的資料【255:0】

output

最後一行乙個上公升沿last

output

讀有效output

output

input

賦0input

賦0input

賦0output

output

output

ui_clk

output

usr的always時鐘

ui_clk_sync_rst

output

usr的復位訊號

input

keep訊號

sys_clk_i

input

直連板子時鐘

clk_ref_i

input

直連板子時鐘

sys_rst

input

直連板子系統復位

三.時序分析

2>讀時序

四.效果

做了乙個往aadr0寫入全f的資料,再讀出的程式。效果如下:

頻寬與時延以及通道復用技術(CDMA詳解)!!!

生活中,我們經常聽到頻寬這個詞,比如家裡上網的頻寬是多少呀,50m還是100m,或者光纖是千兆的還是百兆的諸如此類。大家都知道頻寬越大,網速越快。但是頻寬和網速究竟是怎麼乙個關係,這裡來總結一下 頻寬本來是指訊號具有的頻頻寬度,比如在傳統的通訊線路上傳送的語言訊號的標準頻寬是3.1khz 300hz...

資料開啟時,兩次比較詳解

open時檢查的2步是 檢查點計數器,開始和結束scn 這裡有4個scn參與了這兩步檢查,其中在控制檔案中有3個scn參與了,資料檔案中有1個scn參與了 1.system checkpoint scn 控制檔案中 select checkpoint change from v database 從...

詳解 每日指令碼跨月時的日期問題

還是使用者使用者餘額對比的需求指令碼。有乙個錯誤需要糾正。這個錯誤比較重要,所以開此文作一說明。我們這個指令碼做的事情是,每天跑乙份,今天與昨天的差異資料對比excel表,並傳送。如下圖 需要注意的是這個表日期這個數字是怎麼寫進去的。原先我們是這麼寫的 today datetime.datetime...