pll鎖相環
1.locked訊號：
這個訊號是觀察輸入時鐘是否鎖定，如果輸入時鐘訊號鎖定，就會輸出乙個locked高電平訊號
先記錄一下locked訊號加粗樣式，locked訊號是在輸入訊號穩定之後再輸出乙個locked訊號，可以把locked訊號當做乙個復位訊號，剛開始locked訊號是低電平，等到時鐘訊號穩定之後他就會拉高，可以作為低電平復位的乙個復位訊號，如果是想高電平復位，可以對locked訊號取反之後再當做復位訊號。
2.gata locked 訊號：
gata訊號其實就是比locked訊號多了乙個計數器，比locked訊號更加穩定一點，
剛開始的locked訊號在輸入訊號是會有一些抖動，等待locked訊號經過一段時間的穩定之後就會輸出乙個gata locked 訊號，這個訊號相比於locked訊號來說就是更精確的訊號。
3.再記錄一下pll的工作原理和組成
鑑相鑒頻器pfd（phase frequency detector）：對輸入的基準訊號（來自頻率穩定的晶振）和反饋迴路的訊號進行頻率的比較，輸出乙個代表兩者差異的訊號
低通濾波器lpf（low-pass filter）：將pfd中生成的差異訊號的高頻成分濾除，保留直流部分
壓控振盪器vco（voltage controlled oscillator）：根據輸入電壓，輸出對應頻率的週期訊號。利用變容二極體（偏置電壓的變化會改變耗盡層的厚度，從而影響電容大小）與電感構成的lc諧振電路構成，提高變容二極體的逆向偏壓，二極體內耗盡層變大，電容變小，lc電路的諧振頻率提高，反之，降低逆向偏壓時，二極體內電容變大，頻率降低
反饋迴路fl（feedback loop）：通常由乙個分頻器實現。將vco的輸出降低到與基準訊號相同級別的頻率才能在pfd中比較
pll工作的基本原理就是將壓控振盪器的輸出經過分頻後與基準訊號輸入pfd，pfd通過比較這兩個訊號的頻率差，輸出乙個代表兩者差異的訊號，再經過低通濾波器轉變成乙個直流脈衝電壓去控制vco使它的頻率改變。這樣經過乙個很短的時間，vco的輸出就會穩定下來。所以：
pll並不是直接對晶振進行倍頻，而是將頻率穩定的晶振作為基準訊號，與pll內部振盪電路生成的訊號分頻後進行比較，使pll輸出的訊號頻率穩定
最後，根據原理，理解一下鎖相環（phase locked loop）的名稱
為了對基準訊號與反饋訊號進行頻率比較，二者的相位必須相同且鎖住，任何時間都不能改變，這樣才能方便的比較頻率，所以叫鎖相（phase locked）
為了快速穩定輸出系統，整個系統加入反饋成為閉環，所以叫環（loop）
PLL 鎖相環 電路原理
最近在看系統時鐘，網上找了幾篇關於鎖相環資料，拼了一篇文件，覺得自己看明白了，分享出來 一 pll 鎖相環 電路原理 在通訊機等所使用的振盪電路，其所要求的頻率範圍要廣，且頻率的穩定度要高。無論多好的lc振盪電路，其頻率的穩定度，都無法與晶體振盪電路比較。但是，晶體振盪器除了可以使用數位電路分頻以外...
PLL 鎖相環 電路原理
最近在看系統時鐘，網上找了幾篇關於鎖相環資料，拼了一篇文件，覺得自己看明白了，分享出來 一 pll 鎖相環 電路原理 在通訊機等所使用的振盪電路，其所要求的頻率範圍要廣，且頻率的穩定度要高。無論多好的lc振盪電路，其頻率的穩定度，都無法與晶體振盪電路比較。但是，晶體振盪器除了可以使用數位電路分頻以外...
學習日記 PLL鎖相環
pll 就是用乙個壓控振盪器 vco voltage controlled oscillator 產生乙個振盪頻率,經過 n 倍分頻 n 包括 1 的正整數 後在鑑相器上與被鎖的已知頻率比較,比較結果波形通過低通濾波產生乙個電壓,然後用這個電壓控制 vco 去改變振盪頻率,直到分頻的振盪頻率與已知頻...