adf4351是adi公司推出的一款整合vco的鎖相環晶元。
其輸出頻率範圍可配置為35mhz到4400mhz，這取決於參考頻率和暫存器配置。其內部包括整數n分頻器和小數n分頻器，可配置參考頻率，對於輸出頻率也可採用輸出可程式設計分頻器進行分頻。其供電電壓為3-3.6v，一般採用3.3v供電。採用4/5或8/9預分頻器可對頻率細分，其控制介面採用三線式序列介面，由於整合vco以及控制介面簡單，整個pll設計相對簡單。下面將詳細介紹如何對adf4351設計，本節主要介紹硬體設計。
部分未提及細節請參考adf4351手冊，連線如下
adf4351英文手冊
adf4351中文手冊
一般的pll都是由pd(鑑相器)，lpd(低通濾波器/環路濾波器)，vco(壓控振盪器)構成。adf4351也不例外。
硬體設計無非就是對這幾部分進行設計並對電源和資料通訊介面設計。
這裡可以選擇使用晶振或者直接訊號輸入。
一般選擇晶振輸入，這裡可以考慮留下sma訊號輸入，可以進行更高階的頻率合成操作。下圖為我的設計。設計時選擇排針+跳線帽 進行對輸入頻率的選擇，選擇使用晶振或者輸入訊號，此處設計應注意對電源濾波，以及對訊號的交流耦合，如c19 c18電容。
首先對整個pll環路分析可知，rfin訊號輸入後經過一系列的頻率處理後來到了如圖所示的小三角形，即鑑相器，之後經過電荷幫浦輸出到cpout引腳，即電荷幫浦輸出引腳，對此我們只需要進行lpf，即低通濾波器的設計，adf4351只需要將濾波器輸入接cpout濾波器輸出接vtune。如圖為評估板採用的設計：
如圖為我的設計：
此外圖中sw引腳用於啟動快速鎖定，一般我們不使用，ld引腳為鎖定指示，我們可以採用外接led來指示輸出頻率是否鎖定，
鎖相環的原理 ZT
1 鎖相環的基本組成 許多電子裝置要正常工作，通常需要外部的輸入訊號與內部的振盪訊號同步，利用鎖相環路就可以實現這個目的。因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中，當輸出訊號的頻率與輸入訊號的頻率相等時，輸出電壓與輸入電壓保持固定的相...
PLL 鎖相環 電路原理
最近在看系統時鐘，網上找了幾篇關於鎖相環資料，拼了一篇文件，覺得自己看明白了，分享出來 一 pll 鎖相環 電路原理 在通訊機等所使用的振盪電路，其所要求的頻率範圍要廣，且頻率的穩定度要高。無論多好的lc振盪電路，其頻率的穩定度，都無法與晶體振盪電路比較。但是，晶體振盪器除了可以使用數位電路分頻以外...
PLL 鎖相環 電路原理
最近在看系統時鐘，網上找了幾篇關於鎖相環資料，拼了一篇文件，覺得自己看明白了，分享出來 一 pll 鎖相環 電路原理 在通訊機等所使用的振盪電路，其所要求的頻率範圍要廣，且頻率的穩定度要高。無論多好的lc振盪電路，其頻率的穩定度，都無法與晶體振盪電路比較。但是，晶體振盪器除了可以使用數位電路分頻以外...