在單板設計中， 電源、 地平面均能作為參考平面，都有一定的遮蔽作用； 但電源平面存在較高的特性阻抗， 與參考電平存在較大的電位差， 而地平面一般均作了接地處理， 並作為基準電平參考點， 遮蔽效果優於電源平面， 所以一些特殊、 重要的訊號應盡量採用地平面作為參考平面。
對於區域性訊號要求較高的情況下 （如： pcie、 ra-pid io、 fc 等 高速 差 分 信 號 以 及時 鐘 信 號 應 優 先 考慮 在pcb 內 部最 優 層佈線 ）， 方 案 2 更 優 於方 案 1， 提供 了絕佳的 s2 佈線層。 （g1-s2-g2)當布局、 佈線密度過高時， 可採用方案 3， 增加相應佈線數量， 節約成本， 佈線優選 s2、 s1， 其次考慮 s3、 s4。 方案 4 與 3 相較雖然都是 4 個訊號層， 保證了電源、 地平面相鄰， 減少了電源阻抗， 但 s1、 s2、s3、 s4 均裸露在外， 只有 s2 有較好參考平面。
pcb 上 器件 的 劃 分 和 布 局 對 emc 設計 起 到 重 要 的作用。 劃分就是要把數位電路和模擬電路分開， 把 i/o電路和其他電路、 高頻電路和低頻電路、 高電平電路和低電平電路、 敏感電路和一般電路分開。pcb 的布局則是乙個綜合評估和排布的過程， 應重點關注高速訊號走線及 emi 訊號源位置。 emi 源主要包括電源電路、 時鐘電路、 驅動電路等。 pcb 上的 dc/dc 及 ldo 電源是很大的雜訊**， 其雜訊會 通過 傳 導和輻射傳給板上其他器件， 且供電線路越長問題越突出， 因此主電源和二次電源電路一般布在電源入口處。時鐘電路同樣具有較大的輻射， 容易對模擬電路之類的敏感電路產生影響， 因此在 pcb 布局時應將時鐘電路遠離 i/o 電路、 高速訊號放置。 另外數字 i/o 電路和模擬 i/o 電路應靠近聯結器布放， 高速電路、 儲存器電路應靠近印製板內部放置
從 pcb 的 emc 設計考慮出發， 一些關鍵訊號諸如： pcie、 rapid io、 fc 等高速差分訊號以及時鐘訊號應優先考慮在 pcb 內部最優層佈線， 即在無相鄰訊號層且以地平面作為參考平面的訊號層走線； 訊號走線應盡量短並遠離上節提到的 emi 輻射源和敏感器件， 有條件的應在兩側加遮蔽地線， 印製板上的走線應盡量遠離安裝孔、 定位孔以免電磁能量通過這些通道向外輻射， 推進保持 30mil 以上的距離， 走線盡量避免走尖角避免阻抗不連續和天線效應， 同時應該特別注意的是關鍵訊號走線不要跨越平板的分割區域。關鍵訊號跨分割會帶來很多問題。 由於增大了電流環路面積， 會加大環路電感， 易使輸出的波形產生振盪， 環路電感上的高頻壓降會構成共模輻射源， 並通過外接電纜產生共模輻射； 大的電路路徑也增加了向空間的輻射干擾， 同時易受空間磁場的影響； 對於高速敏感訊號而言， 由於微帶線或帶狀線走線參考平面被破壞，會造成嚴重的訊號完整性問題， 從而產生 emi 干擾。
電磁相容的PCB設計（六）
接地方法 共模電流 cm 差模電流 dm 在電路中，都會存在共模電流和差模電流，兩種型別電流決定著rf能量的產生和傳播，通常來說，這兩中電流是同時存在的。差模訊號載有資料或功能訊號，共模只是伴隨效應或差模訊號的副產品，但卻是emc達標的最麻煩最困難的問題。有差模電流產生的輻射，包括著訊號和回流電流產...
提公升電路板電磁相容性的PCB設計技巧
電磁相容性 是指電子裝置在各種電磁環境中仍能夠協調 有效地進行工作的能力。電磁相容性設計 的目的是使電子裝置既能抑制各種外來的干擾，使電子裝置在特定的電磁環境中能夠正常工作，同時又能減少電子裝置本身對其它電子裝置的電磁干擾。遵循以下pcb設計 技巧，可以有效的提公升電路板的電磁相容性 一 選擇合理的...
電磁相容干擾原理及PCB EMC設計準則！
pcb 電磁干擾原理 電子產品單板pcb對外產生的干擾既可能是差模干擾，也可能是共模干擾。產生干擾的原因是單板pcb上存在著對應的共模 cm 干擾電流和差摸 dm 干擾電流。單板上產生的干擾以傳導或輻射的方式對外形成發射，從而導致產品emc問題。共模干擾電流與差模干擾電流如下面兩個圖所示 對於共模干...