有人說過，世界上只有兩種電子工程師：經歷過電磁干擾的和沒有經歷過電磁干擾的。伴隨著pcb走線速遞的增加，電磁相容設計是我們電子工程師不得不考慮的問題。
面對乙個設計，當進行乙個產品和設計的emc分析時，有以下5個重要屬性需考慮：
關鍵器件尺寸：產生輻射的發射器件的物理尺寸。射頻（rf）電流將會產生電磁場，該電磁場會通過機殼洩漏而脫離機殼。pcb上的走線長度作為傳輸路徑對射頻電流具有直接的影響。
阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。
干擾訊號的時間特性：這個問題是連續（週期訊號）事件，還是僅僅存在於特定操作週期（例如，單次的可能是某次按鍵操作或者上電干擾，週期性的磁碟驅動操作或網路突發傳輸）。
干擾訊號的強度：源能量級別有多強，並且它產生有害干擾的潛力有多大。
干擾訊號的頻率特性：使用頻譜儀進行波形觀察，觀察到的問題在頻譜的哪個位置，便於找到問題的所在。
另外，一些低頻電路的設計習慣需要注意。例如我慣用的單點接地對於低頻應用是非常適合的，但是後來發現不適合於射頻訊號場合，因為射頻訊號場合存在更多的emi問題。相信有些工程師將單點接地應用到所有產品設計中，而沒有認識到使用這種接地方法可能會產生更多或更複雜的電磁相容問題。
我們還應該注意電路元件內的電流流向。有電路知識我們知道，電流從電壓高的地方流向低的地方，並且電流總是通過一條或更多條路徑在乙個閉環電路中流動，因此乙個最小迴路和乙個很重要的定律。針對那些測量到干擾電流的方向，通過修改pcb走線，使其不影響負載或敏感電路。那些要求從電源到負載的高阻抗路徑的應用，必須考慮返回電流可以流過的所有可能的路徑。
還有乙個pcb走線的問題。導線或走線的阻抗包含電阻r和感抗，在高頻時阻抗，沒有容抗存在。當走線頻率高於100khz以上時，導線或走線變成了電感。在音訊以上工作的導線或走線可能成為射頻天線。在emc的規範中，不容許導線或走線在某一特定頻率的λ/20以下工作（天線的設計長度等於某一特定頻率的λ/4或λ/2），當不小心那麼設計時，走線變成了一根高效能的天線，這讓後期的除錯變得更加棘手。
最後說說pcb的布局問題。
第一，要考慮pcb的尺寸大小。pcb的尺寸過大時，隨著走線的增長使系統抗干擾能力下降，成本增加，而尺寸過小容易引起散熱和互擾的問題。
第二，再確定特殊元件（如時鐘元件）的位置（時鐘走線最好周圍不鋪地和不走在關鍵訊號線的上下，避免干擾）。
第三，依據電路功能，對pcb整體進行布局。在元器件布局上，相關的元器件盡量靠近，這樣可以獲得較好的抗干擾效果。
pcb抄板
如何解決PCB環路干擾和公共阻抗耦合
1 地線的阻抗 談到地線的阻抗引起的地線上各點之間的電位差能夠造成電路的誤動作，許多人覺得不可思議 我們用歐姆表測量地線的電阻時，地線的電阻往往在毫歐姆級，電流流過這麼小的電阻時怎麼會產生這麼大的電壓降，導致電路工作的異常。要搞清這個問題，首先要區分開導線的電阻與阻抗兩個不同的概念。電阻指的是在直流...
提高PCB板抗電磁干擾的能力措施（PCB布局要求）
1 需要特別注意抗電磁干擾的系統 1 微控制器時鐘頻率特別高 匯流排週期特別快的系統。2 系統含有大功率 大電流驅動電路，如產生火花的繼電器 大電流開關等。3 包含微弱模擬訊號電路及高精度a d轉換電路的系統。2 應採取的抗干擾措施 1 能用低速的就不用高速晶元，將高速晶元用在關鍵地方。2 可用串電...
LoRa同頻干擾是什麼如何解決
近幾年來，lora技術的發展趨勢越來越廣泛，並被廣泛應用於各行各業。伴隨著lora技術的不斷發展，各種lora模組干擾事件卻日益增多，其中同頻干擾最為嚴重，危害也最為嚴重，所以我司給大家科普一下同頻干擾的相關知識。什麼是同頻干擾?相關專家給出了乙個明確的定義 凡無用訊號的載頻與有用訊號的載頻相同，而...