0.1近代開關理論：relay-contact network theory: 繼電-觸點網路理論。
0.2,脈衝訊號與數碼訊號，
二進位制訊號，脈衝型數碼訊號或歸0型數碼訊號，電平型數碼訊號或不歸0型數碼訊號
0.3,數制與數制轉換
①二進位制--》十進位制
②十進位制-》二進位制 【包括任意進製方法一樣】
③二進位制《----》八（十六）進製
④（任意）r進製《--------》（任意）s進製
1.1,邏輯函式
1.1.1三種運算子混合運算時，按 【非---》與-----》或】的順序計算
1.1.2邏輯函式相等
1.1.3邏輯函式的基本運算規則
如果兩個邏輯函式f和g相等，則它們的對偶式f'與g'也必然相等，反之亦然。這就時對偶規則。
1.2, 邏輯函式的標準型
1.2.1,邏輯函式的兩種標準形式
1.2.2,將邏輯函式變為標準形
a-b = a-ab = a!b [+號是並的符號，不能和-號合併]
【奇偶校驗碼】
【模2除】
【半加器和全加器】
加法器是產生數的和的裝置。加數和被加數為輸入，和數與進製為輸出的裝置為半加器。若加數、被加數與低位的進製數為輸入，而和數與進製為輸出則為全加器。半加器：半加器的電路圖半加器有兩個二進位制的輸入，其將輸入的值相加，並輸出結果到和（sum）和進製（carry）。半加器雖能產生進製值，但半加器本身並不能處理進製值。
全加器：全加器三個二進位制的輸入，其中乙個是進製值的輸入，所以全加器可以處理進製值。全加器可以用兩個半加器組合而成。
【時鐘頻率】
【序列與並行介面】
【組合邏輯電路，觸發器，時序電路關係與區別】
通俗的來講觸發器也是由「邏輯門」和導線組成的，其實觸發器完完全全可以看成是乙個組合邏輯電路，只不過邏輯電路的輸入訊號變成了激勵，比如說j-k觸發器的jk端。當jk出現不同組合的時候這個邏輯電路就會輸出不同的邏輯值，只要jk激勵不再發生變化那麼這個邏輯電路的輸出
也是不會變的，而這個輸出便是課本中所說的「儲存的資訊」。
要想知道為什麼觸發器可以組成時序電路，還得從時序電路的定義說起，時序電路和組合電路唯一的區別就是時序電路的輸出函式不僅與輸入有關，
而且與前一「狀態」也是有關的【換種方式表述：時序邏輯電路某一時刻的輸出，不僅取決於該時刻的輸入，還依賴於過去的輸入】，這個「狀態」可
以說就是觸發器所儲存的資訊，這麼說你可能聽的不是很明白，我來給你舉個例子吧，比如說最簡單的
組合邏輯電路實現「f=x1+x2」這個功能，我們只需要乙個「或門」，只要當x1x2=00時，f一定等於0，而時序電路是什麼呢?計數器便是時序電路的
最好的乙個例子，拿模5計數器來說明，假設輸入訊號為x，每當x=1時計數器便記乙個數，當x=0時計數器不工作，這樣很容易的就可以看出外部輸入
對計數器是有影響的，但是只有外部輸入還不足以完成計數的功能，假如前面已經記了3個數，現在x又等於了1，那麼很顯然要變化到4個數的狀態，
但是如果你不知道前面記了幾個數的話那麼下乙個狀態你就不知道要變成幾，因此我們說時序電路與前乙個「狀態」也是有關的，而觸發器便是一種記錄
這個「狀態」的器件，因此我們說觸發器可以組成時序邏輯電路。
【ram，觸發器（包括暫存器和鎖存器）的聯絡和區別】
自己理解：ram實際上就是時序電路中的 儲存電路，也是由觸發器構成的。
暫存器，鎖存器，觸發器，儲存器的區別
暫存器和儲存器的區別？
1數位電路邏輯設計
數位電路是對數碼訊號進行算術運算和邏輯運算的電路.數制 邏輯代數基礎 數位電路邏輯功能的表示 組合邏輯電路 任意時刻的輸出僅僅 取決於該時刻輸入,與電路原來的狀態無關.觸發器 具有記憶功能,能儲存一位二進位制訊號 輸入訊號消失後狀態仍不變 時序邏輯電路 輸出訊號不僅取決於當前輸入訊號,還取決於之前狀...
數位電路與邏輯設計筆記1
1.11數碼訊號與系統 模擬訊號 訊號的變化在時間和數值上都是 連續的 離散訊號 訊號的變化在時間和數值上都是 離散的 數碼訊號 離散訊號的變化可以用不同的數字來反映 數字系統 能對數碼訊號進行加工 傳遞和儲存的實體，它由實現各種功能的數字邏輯電路相互連線而成 數字系統的例子 手機 計算機。1.12...
小白的數位電路邏輯設計筆記（一） 緒論
生活當中物理量可以分為兩種，連續量與離散量。用來描述連續量的訊號叫模擬訊號，時間和數值上都是連續變化，例如 聲音，速度，溫度等等。用來描述離散量的訊號叫數碼訊號，時間和數值上的變化都是某個最小單位的整數倍，例如 人數，物件的個數等等。有了模擬訊號和數碼訊號，就會有工作在這兩種訊號下的電子電路，分別為...