時鐘偏斜的概念有很多人知道，也有很多人寫成了部落格，但是時鐘偏斜的影響卻很少有人提及，有幸偶看《高效能fpga系統——時序設計與分析》，上面對時鐘偏斜的分析可謂之全面了，記錄下來備忘！
時鐘偏斜是乙個時鐘訊號沿著同乙個時鐘網路到達源暫存器與目的暫存器的時間差。如下圖示意：
也就是說由於時鐘網路佈線存在傳輸延遲，因此時鐘偏斜是同乙個時鐘網路上的同乙個時鐘沿同時作用域源暫存器和目的暫存器時的相位差。
通常佈線資源的延遲是不可**的，所以時鐘網路佈線應該使用fpga提供的專用時鐘資源，否則時鐘偏斜會非常嚴重。
時鐘偏斜分為正時鐘偏斜和負時鐘偏斜，主要對時鐘週期產生影響。時序分析器能夠報告時鐘偏斜問題。
負時鐘偏斜：
所謂的負時鐘偏斜，即當目標暫存器時鐘早於源暫存器時鐘到達時，時鐘偏斜稱為負時鐘偏斜。如下圖：
負時鐘偏斜意味著時鐘週期必須大於兩個暫存器之間的路徑延遲加上負時鐘偏斜的絕對值。
為了滿足資料傳播要求，則：
上面三個符號分別代表著暫存器之間的時鐘週期、路徑延遲和時鐘偏斜。其中路徑延遲包括，ff1（源暫存器）的輸出延遲，兩級暫存器之間的所有組合電路延遲和佈線延遲以及ff2的建立時間。
上圖展示了在負時鐘偏斜情況下，最小時鐘週期大於路徑延遲，因此負時鐘偏斜不利於提高工作時鐘頻率。
神來一筆：從上圖可以看出，負時鐘偏斜這種情況會導致，允許的路徑延遲變小，或者路徑延遲不變的情況下，時鐘週期要求更大，大於路徑延遲加時鐘偏斜絕對值。
正時鐘偏斜：
當源暫存器時鐘早於目的暫存器時鐘到達時，時鐘偏斜稱為正時鐘偏斜。如下圖：
正時鐘偏斜意味著時鐘週期只需大於兩個暫存器之間的路徑延遲減去正時鐘偏斜，即
符號的意思同上一種情況。
在正時鐘偏斜的情況下，最小時鐘週期小於路徑延遲，因此正時鐘偏斜有利於提高工作時鐘頻率。
神來一筆：在正時鐘偏斜的情況下，路徑延遲不變的話，我們的時鐘週期可以設計的小於路徑延遲，但需同時滿足上述公式。
採用時鐘分布技術降低時鐘偏斜。
簡單地說，就是讓時鐘上「樹」，時鐘樹可以使時鐘到達各個暫存器的時鐘偏斜最小，關於時鐘樹的文章：
時鐘域問題簡介
時鐘樹問題簡介
這裡介紹再次介紹下，意思都是大同小異的。
在時鐘的分配路徑中包含緩衝器是控制時鐘偏斜最簡單有效的方法，驅動器樹可把時鐘連線分成幾段較短的長度並提供尺寸合理的緩衝器。
為了保證電路系統中時鐘訊號的全域性統一和穩定，通常時鐘分布技術都是利用均衡路徑的原則將時鐘訊號分配到各層節點上。在不考慮晶元製造工藝和使用環境等條件下，在路徑均衡時，到達各個時鐘節點的訊號是相同的且不存在時鐘偏斜。
總之，時鐘分布網路設計的基本要求就是使與時鐘訊號相連的功能子模組的互連線大致等長，從而保障時鐘偏斜的最小化。
（時鐘到達各個暫存器的延遲不是最小，而是盡可能一致。）
時鐘抖動 Jitter 和時鐘偏斜 Skew
在進行時序分析時，經常會遇到兩個比較容易混淆的概念，那就是時鐘抖動 clock jitter 和時鐘偏斜 clock skew 下面就解釋下兩者的區別 由於晶振本身穩定性，電源以及溫度變化等原因造成了時鐘頻率的變化，指的是時鐘週期的變化。也即相對於理想時鐘沿產生的不隨時間積累的 時而超前 時而滯後的...
FPGA 時鐘分頻
時鐘訊號的處理是fpga的特色之一，因此分頻器也是fpga設計中使用頻率非常高的基本設計之一。一般在fpga中都有整合的鎖相環可以實現各種時鐘的分頻和倍頻設計，但是通過語言設計進行時鐘分頻是最基本的訓練，在對時鐘要求不高的設計時也能節省鎖相環資源。在本實驗中我們將實現任意整數的分頻器，分頻的時鐘保持...
FPGA 時鐘簡介
在時序邏輯中，正是時鐘訊號將各個儲存單元中的資料一級一級地推動下去，如果時鐘訊號突然停止，那麼整個時序邏輯也將陷入癱瘓，因此，時鐘就好像時序邏輯的心跳一樣，那麼重要卻又平常的存在著。幾乎所有的fpga設計都是時序邏輯，就意味著幾乎所有的fpga設計都離不開時鐘，時鐘之於時序邏輯，好比空氣之於眾生。因...