時鐘抖動是指晶元的某乙個給定點上時鐘週期發生暫時的變化，即相鄰兩個時鐘週期之間存在差值。這個誤差是時鐘發生器內部產生的，和晶振或者pll內部電路有關，時鐘訊號傳播過程中的雜訊對其也有影響。
時鐘抖動有兩種型別：確定性抖動和隨機性抖動。（暫時不展開）
降低時鐘抖動的方法：
1、選擇相位雜訊特性好（時鐘抖動小）的晶體振盪器。
2、採用合理的邏輯電平並以差分形式傳輸時鐘訊號。諸如採用lvds或lvpecl等差分方式傳輸訊號，都能極大地降低時鐘抖動；這種差分通路還能消減訊號通路上的所有共模雜訊、干擾和串擾。
3、謹慎處理印製板時鐘訊號的走線。
4、採用fpg**內的鎖相環（pll）對輸入時鐘進行鎖相。
FPGA抖動簡介
1 本節目錄 2 本節引言 3 fpga簡介 4 fpga抖動簡介 5 結束語。不積跬步，無以至千里 不積小流，無以成江海。就是說 不積累一步半步的行程，就沒有辦法達到千里之遠 不積累細小的流水，就沒有辦法匯成江河大海。fpga field programmable gate array 是在pal...
時鐘抖動相關概念
抖動定義為訊號距離其理想位置的偏離。本文將重點研究時鐘抖動，並 下面幾種型別的時鐘抖動 相鄰週期抖動 週期抖動 時間間隔誤差 tie 抖動 相位雜訊及相位抖動。時鐘抖動簡介 時鐘抖動是時鐘沿距離其理想位置的偏離。在應用中理解時鐘抖動非常重要，因為它在系統時序預算方面肩負關鍵角色。它還能幫助系統設計人...
FPGA 時鐘分頻
時鐘訊號的處理是fpga的特色之一，因此分頻器也是fpga設計中使用頻率非常高的基本設計之一。一般在fpga中都有整合的鎖相環可以實現各種時鐘的分頻和倍頻設計，但是通過語言設計進行時鐘分頻是最基本的訓練，在對時鐘要求不高的設計時也能節省鎖相環資源。在本實驗中我們將實現任意整數的分頻器，分頻的時鐘保持...