說起亞穩態，首先我們先來了解一下什麼叫做亞穩態。亞穩態現象：訊號在無關訊號或者非同步時鐘域之間傳輸時導致數字器件失效的一種現象。
接下來主要討論在非同步時鐘域之間資料傳輸所產生的亞穩態現象，以及如何降低亞穩態現象發生的概率（只能降低，不能消除），這在fpga設計（尤其是大工程中）是非常重要的。
亞穩態的產生：所有的器件都定義了乙個訊號時序要求，只有滿足了這個要求，才能夠正常的在輸入端獲取資料，在輸出端輸出資料。正常的資料傳遞是：在觸發時鐘沿前必須有一小段時間(tsu)用來穩定輸入訊號（0 or 1）,觸發時鐘沿之後需要有一小段特定的時間（th）再次穩定一下，最後再經過乙個特定的始終到輸出延時（tco）後才有效。如果資料的傳遞過程違反了這個時間約束，那麼暫存器輸出就會出現亞穩態，此時輸出的詩句是不穩定的（在0和1之間遊蕩）。但是這種現象並不是絕對的，但是我們在實際設計中應當盡量避免這種現象。
同步時鐘系統由於是同步的，沒有兩個非同步的觸發訊號對訊號的輸入輸出干擾，所以亞穩態的機率很小。
非同步時鐘系統：先舉個例子,如下：
always @（posedge clk or negedge rst_n）
begin
if(!rstn)
m<=1;
else
m<=0;
end這是非同步的，rst_n的觸發和clk的觸發各自不相干（造成的亞穩態概率較高）。
always @（posedge clk）
begin
if(!rst_n)
m<=1;
else
m<=0;
end這是同步的，rst_n在clk上公升沿的時候才產生影響,此時造成的亞穩態概率低很多。
非同步時鐘系統充分的利用了暫存器的埠，無需增加另外的資源，但是亞穩態的概率相對高；
同步時鐘系統少用了clk復位埠，額外消耗了了資源，但是降低了亞穩態的發生概率。
上述非同步例子中，如果clk上公升沿時，rst-n=0，那麼執行m<=1;但是rst_n和clk變化的時間差很短，不滿足穩態時間要求的就會相互干擾，造成亞穩態的發生。當然有的人會認為同步似乎也會產生這種影響，但是相對而言機率小得多。
在此前提下，在特權同學的書中，提出了非同步復位，同步釋放的電路概念。（電路網上好多），該電路目的：既不解決了同步復位的資源消耗問題，也極大的降低了非同步復位的亞穩態風險。
非同步復位：當rst_n= 0 時，乙個clk的上公升沿，輸出的rstn_out=0,實現了非同步復位功能（當然這在只有乙個暫存器的一級緩衝下也能實現），重點在於同步釋放環節。
同步釋放：當rst_n在clk上公升沿后很短的時間內回歸1，那麼就會造成前一級的亞穩態的出現，其實後一級也出現了，但是如果rst_n被認為任然是0，那麼輸出也就是0，如果被認為是1，rstn_out接受的是前一級的上乙個輸出值（還是0），這就是同步釋放的由來，完美解決問題。
這僅是本人學習初學fpga的學習筆記，僅供參考。
簡談FPGA設計中亞穩態現象
今天和大俠簡單聊一聊fpga設計中亞穩態現象，話不多說，上貨。說起亞穩態，首先我們先來了解一下什麼叫做亞穩態。亞穩態現象 訊號在無關訊號或者非同步時鐘域之間傳輸時導致數字器件失效的一種現象。接下來主要討論在非同步時鐘域之間資料傳輸所產生的亞穩態現象，以及如何降低亞穩態現象發生的概率 只能降低，不能消...
簡談python中的 call
最近在思考 call 和類方法的使用場景，雖然功能會有重疊，但凡存在的必是合理的，肯定會有輕微的不同，看了django以及部分框架的設計原始碼，各有各的設計風格，本著功能邊界的看法，所以做個總結。classa def init self,a,b self.a a self.b b defdo sta...
簡談網路程式設計
網路程式設計的本質是兩個裝置之間的資料交換。乙個裝置中的資料傳送給兩外乙個裝置，然後接受另外乙個裝置反饋的資料。現在的網路程式設計基本上都是基於請求 響應方式的，也就是乙個裝置傳送請求資料給另外乙個，然後接收另乙個裝置的反饋。傳送第一次請求的程式，被稱作客戶端 client 等待其他程式連線的程式被...