半導體晶元除了有源器件（電晶體之類），只能整合電阻以及容量不是很大的電容，不能整合電感。
積體電路製作電感電容很困難， 或者會占用很大的寶貴的晶元面積，製作電阻困難相對比較小，但是也會占用較多晶元面積，而且會造成晶元熱損耗增大，晶元溫度公升高或分布不勻等問題。最容易製作的是電晶體，所以積體電路的電路設計中盡可能不使用電感電容元件，盡少使用電阻元件，盡量用電晶體代替。必不可少的大電容器大電感器等就放在積體電路之外，通過積體電路特定管腳連線在一起。
按現在工藝，整合電容不是難事，但是；成本非常高。電容的最重要特徵是；需要大的正對電極面積及高介電且低耗的絕緣介質，這就意味需要用大面積矽晶元做它們。而面積直接關係成本。舉個例子，一張標準cmos工藝的六寸成品晶圓價值大體在200美元，依次，如果能出一千片合格晶元，那麼每顆晶元成本20美分，如果做0.1uf電容，估計能出200片都不錯了。呵呵，你為方便，願意多出$1.8？何況**還與出貨量有關，早期的開發成本要攤到每個ic裡，如此做後的實際成本會突破10美刀。
目前也有部分器件是內部採用了sip技術整合了電感電容的，成本會高一些，比如我們的一些隔離電源模組。
sip（system in a package系統級封裝）是將多種功能晶元，包括處理器、儲存器等功能晶元整合在乙個封裝內，從而實現乙個基本完整的功能。與soc（system on a chip系統級晶元）相對應。不同的是系統級封裝是採用不同晶元進行併排或疊加的封裝方式，而soc則是高度整合的晶元產品。
半導體晶元鍍膜 中鎢優品 半導體晶元用高純鎢靶材
高純鎢靶材是典型過渡金屬鎢的一種化工產品，其因純度高 大於99.95 密度大 19.35g cm3 蒸氣壓低，蒸發速度小，耐高溫效能好等特點，常用來生產厚度超小的氧化鎢薄膜。就目前火熱的半導體晶元來說，新型氧化鎢薄膜能很好的作為它的擴散阻擋層 粘結層和大型積體電路儲存器電極等，進而能顯著公升高晶元產...
半導體儲存晶元的基本機構
針對主儲存器的邏輯結構，如下圖可以看出，它暴露給外部的介面 接線 分別是位址線 資料線 片選線 讀寫控制線。cpu通過這些接線實現與記憶體晶元的溝通。需要明確一些概念 為了能夠加深印象，我這裡搞成 複述一遍 特點 型別 sram dram 儲存資訊 觸發器 雙穩態，讀出後不會改變狀態 電容 需要充放...
物聯網將如何影響半導體晶元廠商？
2016開年的科技盛會ces已經落下帷幕，在今年的ces上，虛擬實境和智慧型汽車成為焦點，vr將會引發的變革成了全產業鏈熱議的話題。vr也必會給物聯網產業帶來變革。對於iot可能帶來的更多變化，半導體廠商該如何應對?1月14日，由eevia主辦的第五屆年度ict 論壇暨2016產業和技術趨勢展望研討...