引用
ppfranklee 的 高速usb佈線要求
在未佈板之前，先將高速usb主控制器和一些相關的主要器件擺放好。盡可能縮短走線長度，優先考慮對高速時鐘訊號和高速usb差分線的佈線，盡可能的避免高速時鐘訊號與高速usb差分線和任何的接外掛程式靠近走線。
有可能的話，讓usb高速訊號布在pcb的底層。
盡可能的減少在usb高速訊號線上的過孔數和拐角，從而可以更好的做到阻抗的控制，避免訊號的反射。
如果不可避免的需要乙個90度的拐彎，那就使用兩個45度來實現拐彎或用乙個圓弧來實現，這將大大減低訊號的反射和阻抗的不連續。
不要將訊號線走在晶振、晶體、時鐘合成器、磁性器件和時鐘倍頻的ic下面。
在訊號線上避免出現柱形走線，否則將會導致訊號的反射，從而影響訊號的完整性。如果這柱形走線是不可避免的話，那麼確保其長度不要超過200mils。
線布在乙個完整的平面上(vcc或gnd)，既走線的下方平面沒有被分割過。如果可能的話，不要將走線跨越anti-etch，否則將會增加自感係數且增大訊號的輻射。同樣，盡可能將高速訊號線走在同一層裡。
差分訊號線併排一起佈線。
高速usb佈線的間距
在並行的usb差分訊號對之間的佈線間距，要確保90 ohms的差分阻抗。
縮短高速usb訊號線同高速時鐘線和交流訊號併排走線的長度，或者加大它們併排的間距，從而降低串擾的影響。在emi的測試實驗裡，可靠的最小間距是50mils。
基於一些**的資料，併排的高速usb差分訊號線之間，最小的間距控制在20 mils以上，這將有助於降低高速usb差分對之間的串擾。
高速usb訊號的端接
如果主控制器已經使用了外部的端接電阻，那麼，需要確保端接電阻離主控制器訊號輸出管腳的間距小於200 mils。
在下游的埠，確保在端接電阻和usb接外掛程式管腳之間有乙個15k ohm的下拉電阻。
在做emi測試時，有時也許會放乙個共模的阻塞器，這時候，請將它盡可能靠近接外掛程式放置。
高速usb走線長度的匹配
在高速usb訊號的差分布線時，要做到走線的長度匹配。其最大的長度差(如：dm1和dp1的長度差)不能大於200 mils。
高速usb走線總長度的要求
確保走線到背板接外掛程式的總長度控制在18 inches。
確保走線的總長度加上到usb連線板電纜的總長度不超過18 inches。
器件的擺放
將大電流的器件靠近電源擺放，盡可能的遠離接外掛程式，這樣可以減少大電流回流的路徑，從而降低電磁輻射。
將時鐘合成器、時鐘緩衝、晶體和晶振等一些時鐘相關器件遠離高速usb控制器和它的相關走線，同時讓這些時鐘器件遠離i/o埠和電源接外掛程式擺放。
像晶振和晶體這些器件，盡可能讓它們貼pcb表面擺放，如果有比較大的地焊盤的話，則將此焊盤由多個過孔連線到gnd。
USB2 0板子佈線要求
usb2.0協議定義由兩根差分訊號線 d d 傳輸高速數碼訊號，最高的傳輸速率為480 mbps。差分訊號線上的差分電壓為400mv，理想的差分阻抗 zdiff 為90 1 o 1 在設計pcb 板時，控制差分訊號線的差分阻抗對高速數碼訊號的完整性是非常重要的，因為差分阻抗影響差分訊號的眼圖 訊號頻...
高速差分訊號線的PCB佈線要求
高速訊號線主要包括 高速時鐘線 sdram資料線 高速通訊協議的資料線等。差分訊號線具有抗干擾能力強，訊雜比高，輻射小和頻寬容量大等優點，因此應用非常廣泛，例如usb can等。1 高速訊號線走線規則 線路阻抗可分為單端阻抗和差分阻抗。保持特徵阻抗連續 合適的終端匹配和端接電路必不可少，盡量不要t型...
PCB蛇形佈線要求
一 在對時序有要求的高速系統設計中，採用蛇形佈線進行佈線延時，其主要目的就是為了調節延時，滿足系統的時序設計要求。1 蛇形佈線會破壞訊號的質量，改變傳輸延時，因此要盡量避免使用。2 在實際設計中，為了減少同組訊號線之間的時鐘偏移，往往不得不採用蛇形佈線進行繞線延時，以滿足時序要求。3 蛇形線最關鍵的...