微控制器的管腳輸入需要有明確的訊號，也就是要麼高電平，要麼低電平。通常我們認為，你的輸入腳如果和vcc相接，那肯定是高電平；和gnd相接，那肯定是低電平。然而還有一種狀態你可能忽視了，就是管腳懸空的時候。
管腳懸空的時候，由於電路中的電磁感應，可以在管腳上隨機地感應出時高時低的電平，這就使得在微控制器看來，你在隨機地輸入1或0。這顯然也不是你所需要了。你所需要的是明確的高或低電平。對晶元輸入管腳, 若在系統板上懸空(未與任何輸出腳或驅動相接)是比較危險的.因為此時很有可能輸入管腳內部電容電荷累積使之達到中間電平(比如1.5v), 而使得輸入緩衝器的pmos管和nmos管同時導通, 這樣一來就在電源和地之間形成直接通路, 產生較大的漏電流, 時間一長就可能損壞晶元. 並且因為處於中間電平會導致內部電路對其邏輯(0或1)判斷混亂.
故需要外加電阻，如果這個電阻的一端連在了vcc上，那這個電阻就是所謂的上拉電阻，它可以幫助管腳肯定處於高電平。如果這個電阻的一端連在了gnd上，那這個電阻就是所謂的下拉電阻，上拉電阻和下拉電阻的目的是幫助電路消滅因為感應電壓帶來的隨機高低電平。
上拉電阻和下拉電阻的其中乙個作用是防止輸入端懸空，使其有確定的狀態，減弱外部電流對晶元產生的干擾。
上拉就是將不確定的訊號通過乙個電阻提公升為高電平，一般來說上拉電阻越小，驅動能力越強，但功耗也越大，同時也需要考慮下級電路對驅動能力的要求，上拉電阻選擇的合適才能向下級電路提供足夠的電流。另外就是數位電路對高低電平都有乙個合適的門檻（零電平門檻）。
上拉電阻是用來解決匯流排驅動能力不足時提供電流的，一般說法是拉電流；下拉電阻是用來吸收電流的，也就是所謂的灌電流。一般來說灌電流比拉電流要大，也就是灌電流驅動能力強一些
1.當用ttl電路驅動cmos電路時，如果ttl電路的輸出高電平低於cmos電路的最低高電平（一般是3~5v），這是就需要在ttl的輸出端接上上拉電阻，以提高輸出高電平的值。
2.oc閘電路必須加上拉電阻才可以使用。
3.為增大輸出引腳的輸出能力，有的引腳上也會使用上拉電阻。
4.在cmos晶元上，為了防止靜電造成損壞，有的管腳不能懸空，一般接上拉電阻產生降低輸出阻抗，提供洩荷通路；
5.晶元管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊容限，增**擾能力；
6.提高匯流排的抗電磁抗干擾能力，管腳懸空易受外界的電磁干擾。
1）從節約功耗及晶元的灌電流能力考慮應足夠大：電阻大，電流小；
2）從確保足夠的驅動電流考慮應足夠小：電阻小，電流大；
3）對高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮這三點，通常在1k到10k之間考慮。
上拉電阻與下拉電阻的作用
所謂上，就是指高電平 所謂下，是指低電平。上拉，就是通過乙個電阻將訊號接電源，一般用於時鐘訊號資料訊號等。下拉，就是通過乙個電阻將訊號接地，一般用於保護訊號。這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。假如沒有上拉，時鐘和資料訊號容易出錯，畢竟，cpu的功率有限，帶很多bus線...
上拉電阻與下拉電阻的作用
上拉電阻就是把不確定的訊號通過乙個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的訊號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。那麼在什麼時候使用上 下拉電阻呢？1 當ttl電路驅動cmos電路時，如果ttl電路輸出的高電平低於cmos電路的最低高電平 一般...
上拉電阻與下拉電阻的作用總結
上拉電阻與下拉電阻的作用總結 一 定義 上拉就是將不確定的訊號通過乙個電阻鉗位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 對於非集電極 或漏極 開路輸 出型電路 如普通閘電路 提公升電流和電壓的能力是有限的，上拉電阻的功...