混合使用會壓縮組合邏輯的傳遞時間，而且在scan chain時，下降沿觸發器無法被串接。
對於綜合器而言，這違反了"時鐘訊號的綜合應由cts(clock tree synthesis)處理"的原則。但很難避免，例如時鐘分頻電路。
二進位制和格雷碼: 占用觸發器資源少(位寬少),但轉移條件和跳轉時(判斷2位)組合邏輯多;
獨熱碼: 占用觸發器資源多(位寬多),但轉移條件和跳轉時(只判斷1位)組合邏輯少;
結論: 優選使用 邏輯運算(位運算) > 算術運算; 加法運算 > 乘法運算;邏輯表示式合併為每2項1級。
如果還不行，那就切流水咯。
FPGA該如何應對ASIC的大爆發？
有人認為，除了人才短缺 開發難度較大，相比未來的批量化量產的asic晶元，fpga在成本 效能 功耗方面仍有很多不足。這是否意味著，在asic大爆發之際，fpga將淪為其 過渡 品的命運？安路科技市場與應用部副總經理陳利光表示，上面這幾大難題肯定有突破的空間，從成本來看，其主要受到技術和市場兩大因素...
自動駕駛晶元之 FPGA和ASIC介紹
2018 12 03 10 14 06 當前階段，gpu 配合 cpu 仍然是 ai 晶元的主流，而後隨著視覺 語音 深度學習的演算法在 fpga以及 asic晶元上的不斷優化，此兩者也將逐步占有更多的市場份額，從而與gpu達成長期共存的局面。從長遠看，人工智慧類腦神經晶元是發展的路徑和方向。本文主...
FPGA綜合優化
1 速度和面積 在全面優化水平將達到速度和面積rtl要利用邏輯拓撲的優勢。供 由於在後端而言缺乏知識，門級優化。普通情況下更高的速度要求更高的並行性以及更大的面積，可是在某些特殊情況下並非這樣。由於fpga的布局佈線具有二階效應。直到布局佈線完畢。工具才會知道器件的擁堵或者佈線的困難，可是這時實際邏...