面積優化，就是在實現預定功能的情況下，使用更小的面積。通過優化，可以使設計能夠執行在資源較少的平台上，節約成本，也可以為其他設計提供面積資源。
對於複雜邏輯操作，輸入到輸出的對稱性越好，往往中間邏輯就越少，面積越小。一般優化中，可以將不關注中間訊號的設計的邏輯優化掉，實現對稱結構。
流水設計可以提高時序餘量，同樣需要消耗面積資源。去除這些快取器，降低設計的頻率，即可實現面積的優化。
（1）互斥操作的共享
對於不會同時出現的操作，其共用單元可以共享，方法有很多，簡單的就是使用控制訊號切換模組的工作模式。
（2）表示式共享
將可以寫成一樣結構的表示式用括號連線起來。
（3）邏輯功能模組共享
某些邏輯功能相同的模組，可以進行共享，但是控制邏輯可能會複雜一些。
能不用復位最好不用，優先使用非同步復位，其次使用同步復位。三者的資源消耗依次增加。
（1）使用原語設計
可以直接呼叫數位電路的結構，降低面積的使用率。
（2）使用觸發器控制埠
某些復位訊號可以作為輸入來實現某些功能。
（3）多路選擇器優化
每個lab自帶的訊號有：時鐘、時鐘使能、非同步清零、非同步載入、同步清零、同步載入。
1️⃣時鐘和時鐘使能
時鐘用於驅動lab中的暫存器，時鐘使能則是驅動資料。但是一般不要使用這些低扇出的訊號，對lab的使用率產生消極的影響。
2️⃣非同步載入和非同步清零
非同步清零可以使用全域性或者普通佈線資源，二非同步載入只能使用普通佈線資源。兩者同樣控制lab內部的暫存器。
3️⃣同步清零和載入
在lab中，同步訊號一般全域性使用。
了解了lab常用的訊號，然後看一下多路選擇器的實現：
①二進位制多路選擇器（case）：二進位制編碼的選擇器
②多路復用選擇器（case 狀態機 if）：採用獨熱編碼的選擇器
③帶優先順序多路選擇器（if）：由比較器組成的選擇器。
上面三種結構中，資源消耗依次增加。
如果想進一步縮小資源消耗，則可以使用lab的全域性資源實現選擇。
想要節約面積，就必須盡可能地利用資源。從簡單的從大到小的順序調整，到人為的共享，再到結構的改變，還有硬體結構資源的利用，都是在不斷地提高資源使用頻率。對於某些設計的資源緊張時，可以考慮這些方法進行設計簡化。
FPGA速度和面積
速度和面積是fpga設計中永恆的話題。一 速度 所謂速度，是指整個工程穩定執行所能夠達到的最高時鐘頻率，它不僅和fpga內部各個暫存器的建立時間 保持時間以及fpga與外部器件介面的各種時序要求有關，而且還和兩個緊鄰的暫存器間 有緊密邏輯關係的暫存器 的邏輯延時 走線延時有關。二 面積 所謂面積，可...
FPGA綜合優化
1 速度和面積 在全面優化水平將達到速度和面積rtl要利用邏輯拓撲的優勢。供 由於在後端而言缺乏知識，門級優化。普通情況下更高的速度要求更高的並行性以及更大的面積，可是在某些特殊情況下並非這樣。由於fpga的布局佈線具有二階效應。直到布局佈線完畢。工具才會知道器件的擁堵或者佈線的困難，可是這時實際邏...
基於查詢表的FPGA的面積和時序估算
原 題目為 area and timing estimation for lookup table based fpgas 有效的面積和時序估計技術在高階綜合 hls 中的重要性是眾所周知的，因為它允許更有效地探索設計空間，同時為hls工具提供 特定技術工具對設計空間的影響的能力。以前的許多任務作都...