第四章 處理器體系結構
4.1 y86指令集體系結構4.1.3 指令編碼：暫存器標示符，暫存器指示符位元組，4位元組常數字，相反。
確定位元組編碼的方法：
• 匯編碼表示的第乙個位元組前端的位元組編碼
• 暫存器指示符位元組
• 4位元組常數反序
重點掌握指令序列和位元組編碼的轉換。
4.1.4 y86異常：異常處理程式
4.1.5 y86程式
y86和ia32的區別在於y85可能需要多條指令來執行一條ia32指令所完成的功能。
4.1.6 y86特別注意
pushl指令會把棧指標減4並將乙個暫存器值寫入儲存器中。
4.2 邏輯設計和硬體控制語言hcl
4.2.1 邏輯門：and &&. or ||. not !
4.2.2 組合電路和hcl布林表示式
限制：多個邏輯門的輸出不能連在一起；網必須是無的，即不能形成迴路。
區別：電路的輸入變化會影響輸出的值；c的表示式引數允許是任意整數，邏輯門只對位值0/1操作。
4.2.3 字級的組合電路和hcl整數表示式
字級計算的組合電路根據輸入字的各個位，用邏輯門計算輸出字的各個位。
不用指定字的大小。可以宣告位數。允許比較字是否相等。
情況表示式：
4.2.4 集合關係
判斷集合關係的通用格式：
4.2.5 儲存器和時鐘
• 時鐘暫存器：儲存單個位或字
4.3 y86的順序實現
4.3.1 將處理組織成階段
各個階段（內）執行操作
4.3.2 sed硬體結構
4.3.3 sed的時序
4.3.4 sed階段的實現
1、取指階段：包括指令儲存硬體單元，第乙個位元組為指令位元組
2、解碼和寫回階段：
暫存器檔案有四個埠，每個埠都有位址鏈結和資料鏈結
3、執行階段
4、訪存階段
5、更新pc階段
作業：
在上乙個make時無法進入目錄，導致後面沒法編譯
資訊保安系統設計基礎第六周學習總結
ram分類 1.傳統的dram 1 超單元 2 資訊的流入流出 資訊通過引腳流入流出晶元，每個引腳攜帶乙個1位的訊號。3 儲存控制器 這個電路可以一次傳入或傳出w位。3.增強的dram 4.非易失性儲存器 rom 1 分類 2 快閃儲存器flash 3 韌體 儲存在rom裝置中的程式通常被稱為韌體，...
資訊保安系統設計基礎第六周學習總結
1.在movl指令中，指令名字的第乙個字母就表明了源型別。指令第二個字母指明了目的型別。立即數 i 暫存器 r 儲存器 m 兩個儲存器傳送指令中的儲存器引用方式是簡單地基址和偏移量形式。2.addl,subl,andl,xorl是四個整數操作指令，y86中只允許對暫存器資料進行操作。3.jmp,jl...
資訊保安系統設計基礎第六周學習總結
隨機訪問儲存器 如圖，鐘擺是從穩定 亞穩態 穩定的過程。由於sram儲存單元的雙穩定性，只要有電，它就會永遠的保持它的值，即使有干擾。動態ram dram儲存器的每乙個單元由乙個電容和乙個訪問電晶體組成。dram儲存器單元對干擾非常敏感，當電容的電壓一旦被干擾之後，就永遠不能恢復了。如圖顯示出dra...