基本儲存技術：sram儲存器 dram儲存器 rom儲存器 旋轉硬碟 固態硬碟
1 靜態（sram）:雙穩定特性、只要通電就能永遠穩定，速度較快
2 動態（dram）：對干擾敏感，一旦電壓被干擾，永遠不能恢復，並且暴露在光線下會導致電容電壓改變，速度較慢。
dram中=晶元單元分成m個超單元，每個超單元有n個dram單元組成，並有r行 c列。
讀取過程：從16*8的dram中讀取超單元（4,3），首先儲存控制器傳送行位址4，然後dram將4行的所有內容拷貝到內部行緩衝區，接著控制器再傳送列位址3，dram將行緩衝區拷貝出超單元（4,3）中的8位併發送到儲存控制器。
快業模式的dram: 儲存控制器傳送行位址的時候後面跟著三個列位址（1+3），相比原本的dram拷貝一次行就浪費一次要快得多。
vram： 輸出時通過對行內部緩衝區的整個內容行位移得到，更快，並且允許對儲存器並行的讀和寫。
rom（唯讀儲存器）：
1 prom（只能被程式設計一次，只能高電流熔斷一次）
2 可擦寫可程式設計rom(光擦除的可擦寫和衝程式設計的次數達1000次，電子可擦除的可達到10^5次)
3 快閃儲存器
1 cpu將位址放到系統匯流排上
2 i/o橋將訊號訊號傳遞到儲存器
3 儲存器從系統匯流排上讀取位址a
4 並讀取除資料寫到儲存器匯流排上
5 i/o橋將儲存器匯流排上的訊號翻譯成系統匯流排號，並傳遞到cup。
6 cpu從匯流排上讀資料並拷貝到暫存器%eax
1 cpu將位址a放到系統匯流排上（i/o橋訊號翻譯過程也在其中）
2 儲存器從匯流排上讀出位址a，等待資料送達
3 cpu將%eax中的資料字拷貝到系統匯流排上（和2同時）
4 主存從儲存器匯流排獨處資料字並存到dram的a位址中。
碟片（有兩面，碟片**有可旋轉的主軸，旋轉速度rpm）
每個表面有8個磁軌，沒個刺刀被劃分為一組扇區，扇區間的空隙儲存用來標識扇區的格式化位。
1 時間區域性性（被引用過一次的儲存器位置不久後也有可能在被多次引用）
2 空間區域性性（被引用過一次的儲存器位置不久後將引用附近的位置）
具有步長為k的引用模式的程式，k越小空間區域性性越好。
重複引用同乙個變數的程式有良好的時間區域性性。
p385中談到若dram被組織成乙個線性陣列，則需要4個位址引腳，一開始沒反應過來，後來問了同學才知道自己沒注意乙個位址引腳帶兩位（0、1），則16位的話要4個位址引腳。
弄懂之後就會做習題6.1了
p403頁
如圖，一開始弄不懂為什麼這是乙個步長為1的引用模式，後來問了周岐浩同學知道該程式行優先順序訪問，如a00到a01、a01到a02都隔了乙個元素，以此類推，所以是步長為1.
下圖按照列優先順序被訪問，那麼就不止隔著乙個元素了，如a00到a10隔著3個元素，a10到a01隔著2個元素，所以區域性性很差。
由此可得課後作業習題6.8中可把程式迴圈部分改成：
for(k = 0;k < n;k++)
for(i = 0;i < n;i++)
for(j = 0;j < n;j++)
或者 sum+=a[i][j][k]
還是那句話，課本很重要，習題不能不做。
資訊保安系統設計基礎 第9周學習筆記
對同乙個描述符，可以任意交錯地呼叫rio readn和rio writen。乙個問本行的末尾都有乙個換行 符，那麼像讀取乙個文字中的行數怎麼辦，使用read讀取換行符這個方法不是很妥當，可以呼叫乙個包裝函式 rio readineb 它從乙個內部讀緩衝區拷貝乙個文字行，當緩衝區為空時，會自動地呼叫r...
《資訊保安系統設計基礎》第3周學習總結
p24 在參考p30頁的 新增main函式測試 p35頁 練習2.11 進行gdb單步跟蹤測試 p44頁 p47和p49頁的 在敲這個 時，忘記定義了乙個函式，這需要運用到28頁的 再修改之後 可以繼續執行 使用gdb跟蹤測試 行數 新增 累積 部落格量 新增 累積 學習時間 新增 累積 重要成長 ...
20145330 第6周《資訊保安系統設計基礎》
本章內容是處理器體系結構，重點掌握isa，並能舉一反三 本章帶著大家設計並實現了乙個結合cisc和risc思想的處理器y86，乙個類ia32體系的處理器 isa在編譯器編寫者和處理器設計者之間提供了乙個抽象。y86指令集 四個整數操作指令，opi 7個跳轉指令 jxx 6個條件傳送指令 cmovxx...