前提：指令和資料連續
(3)帶cache的rdram
①cpu等待i/o裝置，浪費時間→在cpu與主存之間加一級快取
②主存速度提高慢，跟不上cpu的速度了
## 重大發現：由於指令和資料在主存裡是連續存放的,一些子程式、迴圈程式和常數會多次呼叫→cpu訪存有相對的侷限性→將cpu近期要用到的資料提前送到cache，提高速度
快取裡的塊數遠小於主存的，所以快取裡的塊數是根據cpu的需要不斷變化的。好是好，只是快取裡的每個塊都要做乙個標記，（啊~這次來我這裡待的小可愛是你呀~~），標記就是主存裡的塊的編號。那當cpu讀資訊時，先將兩者的塊位址進行比較。
命中率與容量（越大越好）、塊長（過小過大都不好）有關
寫操作：使cache與主存內容保持一致
法一：寫直達法
寫操作時，資料既寫入cache又寫入主存→保證了資料一致，但增加了訪存次數
法二：寫回法
寫操作時，只把資料寫入cache，而不寫入主存，當cache的資料被替換出去時才寫回主存→資料會不一致；那如何判斷呢？在cache中的每一塊要增設乙個標誌位，表示「清」（人家是清白的啦~就是未被修改過，和貯存是一致的）和「濁」（被汙染了...被修改過，與主存不一致）。在為「清」時，cache塊不變化，和主存是一樣的~，但「濁」的話，把cache塊的內容寫到主存裡，並把標誌位變為清，進行新的一輪。
優點：簡單。
組原 儲存器3
一次性程式設計，熔絲燒掉為0，不斷為1 燒掉後不能恢復 可擦除，可改寫 便宜，整合度高，電可擦除 單片儲存晶元的容量有限，連起來容量大 增加儲存字長 片選線保證同時工作 位是資料線的範圍，一次最多能同時傳輸多少位，所以d增加 a10裡有乙個非門，字是屬於位址線，2k分為兩部分 以0開頭的位址 000...
組原3 虛擬儲存器
目錄 1.概念理解 2.頁式虛擬儲存器 3.段式虛擬儲存器 4.段頁式虛擬儲存器 5.tlb 塊表 6.例題 這樣的乙個儲存器層次是通過硬體直接實現的，作業系統是感受不到的 透明 對於作業系統來說，雖然這裡是乙個層次化的設計，但是只需要給這個儲存系統乙個位址，直接要求所要返回的資料。而並不需要了解這...
ConcurrentHashMap儲存原理
concurrenthashmap是併發雜湊對映表的實現，它允許多執行緒環境完全併發讀取，並且支援16個執行緒併發更新。相對於hashtable和同步包包裝的hashmap collections.synchronizedmap new hashmap 具有更高的併發性。在hashtable和同步包...