訪問主存：
資料流通過稱為匯流排的共享電子電路在處理器和dram主存之間來來回回。每次cpu和主存之間的資料傳送都是通過一系列步驟來完成的，這些步驟稱為匯流排事務。讀事務從主存傳送資料到cpu。寫事務從cpu傳送資料到主存。
匯流排是一組並行的導線，能攜帶位址、資料和控制訊號。取決於匯流排的設計，資料和位址訊號可以共享同一組導線，也可以使用不同的。同時，兩個以上的裝置也能共享同一匯流排。控制線攜帶的訊號會同步事務，並標識出當前正在被執行的事務的型別。
乙個示例計算機系統的配置。主要部件是cpu晶元、我們將稱為i/o橋接器的晶元組，以及組成主存的dram記憶體模式。這些部件由一對匯流排連線起來，其中一條匯流排是系統匯流排，它連線cpu和i/o橋接器，另一條匯流排是記憶體匯流排，它連線i/o橋接器和主存。i/o橋接器將系統匯流排的電子訊號翻譯成記憶體匯流排的電子訊號。
當cpu執行乙個 movq a,%rax
這裡，位址a的內容被載入到暫存器%rax中。cpu晶元上稱為匯流排介面的電路在匯流排上發起讀事務。讀事務是由三個步驟組成的。首先，cpu將位址a放到系統匯流排上。i/o橋將訊號傳遞到記憶體匯流排。接下來，主存感覺到記憶體匯流排上的位址訊號，從記憶體匯流排讀位址，從dram取出資料字，並將資料寫到記憶體匯流排。i/o橋將記憶體匯流排訊號翻譯成系統匯流排訊號，然後沿著系統匯流排傳遞。最後，cpu感覺到系統匯流排上的資料，從匯流排上讀資料，並將資料複製到暫存器%rax。
反過來 movq %rax,a cpu則發起寫事務。
儲存器層次結構
sram 靜態隨機訪問儲存器 sram儲存穩定，訪問速度快 具有雙穩定特性，一般作為1，2級快取記憶體。dram 動態隨機訪問儲存器 dram儲存不如sram訪問速度快，相比也沒有sram穩定，一般作為主存 記憶體 和圖形系統幀緩衝區。dram晶元中的乙個單元儲存乙個位，w個單元儲存乙個位元組，w個...
儲存器層次結構
電腦程式的乙個基本屬性 區域性性 儲存器層次結構分類 1 cpu暫存器 放在cpu裡面的記憶體，特點 速度快，高 2 快取記憶體儲存器 主儲存器 磁碟。特點 cpu之外，需要時訪問呼叫，相對較慢 兩類ram 1 sram 靜態 1 更快，更貴。2 作為快取記憶體儲存器，主要負責運算需要 3 雙穩態的...
儲存器層次結構
在簡單模型中，儲存器系統是乙個線性的位元組陣列，而cpu能夠在乙個常數時間內訪問每個儲存器的位置。雖然到現在為止沒有任何乙個有效的模型，可以模仿它的工作方式。實際上，儲存器系統是乙個具有不同容量，成本和訪問時間的儲存裝置的層次結構。cpu暫存器儲存最常用的資料。靠近cpu的小的，快速的告訴快取儲存器...