1.晶振輸出串電阻就來自於最小化設計，對於數位電路裡最重要的時鐘源部分，應該特別注意保證訊號完整性，最小化設計中晶振外圍電路除了電阻還要有一些其他器件。
串電阻是為了減小反射波，避免反射波疊加引起過衝。有時，不同批次的板子特性不一樣，留個電阻位置便於調整板子狀態到最佳。如無必要串電阻，就用0歐電阻連線。反射波在大部分電路裡有害，但pci卻恰恰利用了反射波形成有效訊號。
2.一、
減少諧波，有源晶體輸出的是方波，這將引起諧波干擾，尤其是阻抗嚴重不匹配的情況下，加上電阻後，該電阻將與輸入電容構成rc積分平滑電路，將方波轉換為
近似正弦波，雖然訊號的完整性受到一定影響，但由於該訊號還要經過后級放大、整形後才作為時鐘訊號，因此，效能並不受影響，該電阻的大小需要根據輸入端的
阻抗、輸入等效電容，有源晶體的輸出阻抗等因素選擇。
二、阻抗匹配，減小回波干擾及導致的訊號過衝。我們知道，只要阻抗不匹配，都會產生
訊號反射，即回波，有源晶體的輸出阻抗通常都很低，一般在幾百歐以下，而訊號源的輸入端在晶元內部結構上通常是運放的輸入端，由晶元的內部電路與外部的無
源石英晶體構成諧振電路（使用有源晶體後就不需要這個晶體了），這個運放的輸出阻抗都在兆歐以上。
外企招聘 面試官提問常見面試問題
1.請介紹一下你自己。這是外企常問的問題。一般人回答這個問題過於平常，只說姓名 年齡 愛好 工作經驗，這些在簡歷上都有，其實，外企最希望知道的是求職者能否勝任工作，包括 最強的技能 最深入研究的知識領域 個性中最積極的部分 做過的最成功的事，主要的成就等，這些都可以和學習無關，也可以和學習有關，但要...
It面試問題
一般第一輪技術面都是來考察你最基本的技術功底。招聘季節，隨處可見抱著厚厚的 程式設計師面試寶典 啃的學生。偶爾也能看見 程式設計之美 劍指offer 的神書。這些經驗書確實有用。但是要想全面的掌握筆試面試的基礎考點，還是需要完整的複習。其實，筆試面試對計算機基礎的考察是萬變不離其宗的。其考點無非分為...
再談招聘的面試問題之學習能力判斷
本週我們繼續來聊面試的問題，這次要談乙個比較困難的問題，那就是判定乙個人的學習能力。乙個人的學習能力是個一比較抽象的概念，這個能力之所以重要主要是由於當前技術領域的更新速度實在是太快了，目前主流的技術都會必然在未來的三到五年中被邊緣化甚至淘汰，所以要不就是團隊成員具備持續發展的能力要不就是尋求更合適...