在fpga中，動態相位調整(dpa)主要是實現lvds介面接收時對時鐘和資料通道的相位補償，以達到正確接收的目的。altera的高階fpga，如stratix(r) 系列中自帶有dpa電路，但低端的fpga，如cyclone(r)系列中是沒有的。下面介紹如何在低端fpga中實現這個dpa的功能。
實現架構
在lvds輸入接收時，時鐘和資料的相位可能是不確定的，因此我們需要將時鐘的相位作出調整，使得時鐘能穩定的採集到輸入資料。工作的核心就是用鎖相環pll的相位調整功能，產生若干個時鐘的不同相位，看哪些相位能準確的採集到輸入資料，然後取視窗中間的乙個時鐘相位，作為正常工作時的取樣時鐘。比如通過pll產生0，45，90，135，……，315度8個相移的時鐘，如果0，45，90度相移的時鐘能正確取樣到輸入，那麼最後選取中間相位，即45度的時鐘作為取樣時鐘。這樣介面上具有最大的時序裕量，從而保證鏈路的可靠性。下圖為這個設計的基本結構，通過pll調整相位的介面，產生了時鐘的不同相位來採集資料，最後選擇乙個最合適的相位。
cyclone系列的pll的相位調整介面時序如下圖所示：
當使用者邏輯控制phasestep, phasecounterselect與phaseupdown訊號時，pll的輸出時鐘c0就改變一次相位。在qii生成pll時，使用者必須選上create optional inputs for dynamic phase reconfigure，否則預設是不會有這些管腳的，如下圖所示。另外必須在output clock tab中寫入phase shift step resolution的值，這樣才能確定每次相位調整的步長。
低成本實現三聯屏拼接
暑假本來打算安心看看書的，結果都耗在學院展廳的設計上，展廳中部使用了三個投影，當然是做成聯屏效果最好，退一步也得做成擴充套件啊，結果招標的那個公司直接用個vga分配器三個投影弄成複製式的顯示了。併排的三個投影結果顯示的東西一模一樣，不是太 麼？要求裝投影的公司做成三聯屏的方案，再次也得做成擴充套件屏...
如何實現低成本搭建LOL電競賽事平台以及經驗分享
如何實現低成本搭建lol電競賽事平台 最近接到很多客戶定製lol電競賽事平台的單子 平台不僅僅只有lol還有王者榮耀 絕地求生 和平精英等等 所以我們應這個趨勢深入研究了一下如何控制最低成本搭建這樣的平台。目前電競行業屬於新興行業，玩法也很新穎，未來前景也非常不錯。面對眾多客戶的開發要求，我們發現客...
降低成本 打造高效能定製中端儲存
目前，很多公司使用的儲存伺服器多為幾年前採購的產品，隨著公司業務的發展資料日益暴增，這些裝置越來越無力承擔，同時公司想通過這些資料探勘更多的業務價值也變得越來越困難。如何解決這些問題?增加儲存裝置 採用虛擬化已經成為常用的手段，但是不同的裝置如何統一管理?增加的資料儲存成本誰來買單?資料的安全如何保...