fpga配置方式的基本知識？
fpga
study
fpga配置粗略可以分為主動和被動兩種。主動載入是指由fpga控制配置流程，被動載入是指fpga僅僅被動接收配置資料。
主動配置就是fpga在配置過程中處於主導地位，主動發起對flash的讀寫，獲取配置資訊進行配置。
具體配置方式可分為三種：as、ps和jtag。首先我們先基本的了解以下這三種方式的區別與特點。
as模式:
燒到fpga的配置晶元裡儲存的，fpga器件每次上電時，作為控制器從配置器件epcs主動發出讀取資料訊號，從而把epcs的資料讀入fpga中，實現對fpga的程式設計，該方法適用於不需要經常公升級的場合；
ps模式：
jtag模式：
直接燒到fpga裡面的，由於是sram，斷電後要重燒，適用於除錯。
jatg模式
jtag介面是乙個業界標準介面，主要用於晶元測試等功能。altera fpga基本上都可以支援jtag命令來配置fpga的方式，而且jtag配置方式比其他任何方式優先順序都高。jtag介面有4個必需的訊號tdi, tdo, tms和tck以及1個可選訊號trst構成，其中：
tdi：用於測試資料的輸入；
tdo：用於測試資料的輸出；
tms：模式控制管腳，決定jtag電路內部的tap狀態機的跳變；
tck：測試時鐘，其他訊號線都必須與之同步；
trst：可選，如果jtag電路不用，可以講其連到gnd。
fpga和10針插座連線圖：
as模式
as配置器件是一種非易失性、基於flash儲存器的儲存器，使用者可以使用altera的byteblaster ii載入電纜、altera的「altera programming unit」或者第三方的程式設計器來對配置晶元進行程式設計。它與fpga的介面為以下簡單的4個訊號線：
dclk：
序列時鐘輸入，是在配置模式下fpga內部的振盪器(oscillator)產生的，在配置完成後，該振盪器將被關掉。工作時鐘在20mhz左右，而fast as方式下(stratix ii和cyclone ii支援該種配置方式)，dclk時鐘工作在40mhz左右，在altera的主動序列配置晶元中，只有epcs16和epcs64的dclk可以支援到40mhz，epcs1和epcs4只能支援20mhz。
asdi：
as控制訊號輸入；
ncs：
片選訊號；
data：
序列資料輸出。
fpga和串列埠配置晶元連線圖：
ps模式
與fpga的訊號介面:
. dclk(配置時鐘)；
. data0(配置資料)；
. nconfig(配置命令)；
. nstatus(狀態訊號)；
. conf_done(配置完成指示)。
fpga和串列埠配置晶元連線圖：
在上電以後，fpga會在nconfig管腳上檢測到乙個從低到高的跳變沿，因此可以自動啟動配置過程。
(1)根據模式的不同，msel有不同的設定。
(2)配置晶元epcs16儲存大小為16mbits=2mb.
(4)串列埠配置晶元epcs16的4個引腳(data、dclk、ncs和asdi)與fpga相連即可，jtag口連線方式按上文所述即可。msel只有三位，配置為010(as模式)，這裡按照as模式連線。
modelsim**軟體介紹(一)
fpga數字訊號處理(二)數字混頻
【fpga訊號處理一】5分鐘學會fir 濾波器設計
在vivado中，您使用過tcl嗎？
編寫可綜合的fpga**經驗總結(二)
【乾貨分享】編寫可綜合的fpga**經驗總結(一)
【乾貨分享】非同步電路中的時鐘同步處理方法
【乾貨分享】同步電路分析---非同步和同步電路的區別(二)
【乾貨分享】verilog中阻塞和非阻塞賦值金規
【乾貨分享】同步電路的時序模型分析(一)
【乾貨分享】同步復位和非同步復位，您真搞明白了嗎？
【乾貨分享】get到這些小技巧，fpga設計將提高乙個台階
vivado中幾種**模式比較
fpga中的上拉下拉電阻以及開漏推挽輸出電路
timequest timing analyzer時序分析
testbench編寫是如此的簡單
不念過去
end
不畏將來
FPGA配置方式
fpga有多種配置 載入方式。粗略可以分為主動和被動兩種。主動載入是指由fpga控制配置流程，被動載入是指fpga僅僅被動接收配置資料。主動配置就是fpga在配置過程中處於主導地位，主動發起對flash的讀寫，獲取配置資訊進行配置。下面利用間eda工具自帶的燒錄flash的操作為例，分析一下具體的燒...
FPGA中FIFO的配置
今天我們來討論一下通過quartus2中的mega plugin來配置乙個fifo，這是偏 軟體的，但是今天我把歸為硬體來講，因為其中有許多是硬體相關聯的。首先我們tools進入配置介面，選擇 creat a custome megafuction variation 進入第2頁然後在左面點開 me...
FPGA筆記（七） 配置PLL
荒廢了有些日子了，終於到了實習的地方，開始認真的學習，之前學得不夠快，現在要拍馬趕上去了，不然要跟不上進度了。學習筆記還是要做到，好記性不如爛筆頭，做筆記也是一種思考的過程，用來捋清楚怎麼個流程是很有用的。由於馬上要用到pll和rom的配置，所以學習了下如何去配置鎖相環模組。這個比較簡單，基本由圖示...