pga的硬體設計不同於dsp和arm系統，比較靈活和自由。只要設計好專用管腳的電路，通用i/o的連線可以自己定義。因此，fpga的電路設計中會有一些特殊的技巧可以參考。
1. fpga管腳相容性設計
fpga在晶元選項時要盡量選擇相容性好的封裝。那麼，在硬體電路設計時，就要考慮如何相容多種晶元的問題。例如，ep2c8q208c8和ep2c5q208這兩個型號的fpga。其晶元僅有十幾個i/o管腳定義是不同的。在ep2c5q208晶元上，這幾個i/o是通用i/o管腳，而在ep2c8q208c8晶元上，它們是電源和地訊號。為了能保證兩個晶元在相同的電路板上都能工作，我們就必須按照ep2c5q208的要求來把對應管腳連線到電源和地平面。因為，通用的i/o可以連線到電源或者地訊號，但是電源或地訊號卻不能作為通用i/o。在相同封裝、相容多個型號fpga的設計中，一般原則就按照通用i/o數量少的晶元來設計電路。
2. 根據電路布局來分配管腳功能
fpga的通用i/o功能定義可以根據需要來指定。在電路圖設計的流程中，如果能夠根據pcb的布局來對應的調整原理圖中fpga的管腳定義，就可以使後期的佈線工作更順利。例如，如圖2-10所示，sdram晶元在fpga的左側。在fpga的管腳分配時，應該把與sdram相關的訊號安排在fpga的左側管腳上。這樣，可以保證sdram訊號的佈線距離最短，實現最佳的訊號完整性。
3. fpga預設測試點
目前fpga提供的i/o數量越來越多，除了能夠滿足設計需要的i/o外，還有一些剩餘i/o沒有定義。這些i/o可以作為預留的測試點來使用。例如，在測試與fpga相連的sdram工作時序狀態時，直接用示波器測量sdram相關管腳會很困難。而且sdram工作頻率較高，直接測量會引入額外的阻抗，影響sdram的正常工作。如果fpga有預留的測試點，可以將要測試的訊號從fpga內部指定到這些預留的測試點上。這樣既能測試到這些訊號的波形，又不會影響sdram的工作。如果電路測試過程中發現需要飛線才能解決問題，那麼這些預留的測試點還可以作為飛線的過渡點。
本文**小平頭電子技術社群： 嵌入式，物聯網，硬體pcb，電子技術盡在小平頭
FPGA系統設計實戰經驗分享 硬體篇
產品，或者實驗室的師兄們都用那個公司的產品多一些等等。如果自己對那個公司的產品比較熟悉，還是不要輕易更換。因為學習軟體和了解晶元結構還是需要一些時間的，而且也會引入一些設計風險。人一般會有慣性的思維的，往往會把一些經驗帶到新的專案中，而實際上不同廠商的晶元在設計細節方面還是有些不同的，對這個公司的晶...
牛人的FPGA設計經驗分享
在ic工業中有許多不同的領域，ic設計者的特徵也會有些不同。在a領域的乙個好的ic設計者也許會花很長時間去熟悉b領域的知識。在我們職業生涯的開始，我們應該問我們自己一些問題，我們想要成為怎樣的ic設計者?消費?pc外圍?通訊?微處理器或dsp?等等?ic設計的基本規則和流程是一樣的，無論啥樣的都會加...
FPGA總體設計的硬體考慮
fpga總體設計 硬體相關 fpga在專案開始階段需要考慮的設計主要有3大方面 乙個是硬體做板相關的fpga公升級電路的設計以及外圍io設計 乙個是與軟體配合相關的軟硬體介面設計 乙個是fpga內部的邏輯功能規劃。本文先針對硬體設計相關進行闡述 公升級電路的設計 fpga的好處就是產品發布後還能進行...